ARM与神经网络处理器通信方案的设计实现

内存块的起始地址，每传送一次数据内存块地址指针+1并作为当前目的地址。

　　计数寄存器的初始值为0，每传送一次数据其值+1，达到设定的目标值时数据上传即完成。

　　结语

　　本文首先介绍了人工神经网络的模型和算法以及FPGA的实现，并通过对网络结构的分析设计了FPGA端的数据存储系统。然后分析了ARM端和FPGA端各自的功能，在此基础上把两者结合在一起，设计了一种利用ARM的ZDMA方式相互通信的方案。