功率分析与挑战:新超速功率估计方法

　　简介

　　本文介绍一种新的方法，这种方法可以从RTL设计环境中，自动生成一个芯片设计的门级波形，而不需要事先建立门级的环境。这种新的波形生成使用降低门级功耗的方法，通过使用Springsoft 和Cambridge Silicon Radio公司已建立电力评估流程与工具的相关EDA技术，完成评估与建立时间，可以从原先耗费的几个星期，缩减至几个小时之内。这项重大的功耗降低与设计生产力的增加，使得CSR分析电源功耗的特性，相比实际上可能使用的传统、高效率的门级分析，在设计流程方面会显得更早一些。此外，新方法产生的波形，跟那些门级仿真的波形相同（或几乎相同）。因此，该设计可以分析并优化迭代整个综合设计流程，使得许多早期的检测与电力解决问题变得更加的容易。本文主要论述：

　　1 功率分析与挑战

　　2 新的自动门级波形生成方法

　　3 Springsoft公司的Siloti™可视自动化系统

　　4 分析结果
 

　　功率分析与挑战

　　一个减少功耗分析成本的方法，是使用寄存器传输级（RTL）设计。尽管相比起门级分析，实现起来会更加的快捷与容易，但是受到器件合成、地点，综合线路等许多变数的影响，

　　RTL设计的准确性仅仅只是有限的20%~25%。这些变量包括合成器的各种会话时间限制，以及RTL设计的实现选择。例如，使用特殊电池或者时钟树插入技术。因此，RTL分析不足以通过微调，来达到一个复杂超大规模集成电路低功耗设计的目标。这比较适合功率特性的设计修改和跟踪趋势的对比。然而，这对于相关产品设计与生产来讲，仍然不够精确，特别是一些必须要符合严格电源规格的特殊设计。

　　有几种方法可以用来精确地估计功率消耗。一种共同的做法是在同一路由表中，通过发送端和路由表结合使用，全注释模拟来估计真实情景，使用标准或非标准延迟格式（SDF）。在这种方法中，所有的时钟树和导线电容应被重视纳入为最准确的估计方式，这种方法需要造就门级的设计环境。

　　门级波形生成的挑战

　　生成一个门级仿真环境是一项非常需要努力的任务，因为它们的命名在合成与仿真的不匹配。相比使用模拟接口，合成通常表现在不同的RTL接口上。由于在合成过程中，信号不能保持完整性，匹配新接口的过程，将是一项繁琐、费时的手工任务。此外，在往后的端点和路由上，该接口可以完全改变，以使其工作在更高的效率上。

　　此外，这种传统生成波形的方法，总需要模拟运行的时间从零开始。这不仅导致了较长的模拟运行时间，也使得为设计团队找到周期相关的功率估计任务更为必要。鉴于门级传输水平（GTL）波形文件的庞大与复杂，手动定位周期相关将是非常耗费时间的。

　　由于长时间的模拟运行，大量的匹配和调试命名，并努力找到功率相关所需的模拟周期，只有在项目的最后阶段，许多设计小组才进行门级电路的仿真。这在优化功率效率流程上显得太晚了。事实上，许多设计团队在完成项目之前放弃了功率分析阶段——他们仅仅只是时间用完了。

　　新的自动门级波形生成方法

　　新方法由英国CSR公司和思源科技公司共同制定

　　1 自动生成准确门级波形；

　　2 使设计团队在RTL环境中关联和分析结果，消除使用的必要性，并提出门级设计环境；

　　3 消除必要性，并从零开始为每个功率做运行分析；

　　4 保持建立功率估计方法和工具流程没有变化。

　　该设计通过结合了思源已有Siloti可视自动化系统和使用CSR脚本定期合成、端点、及路由工具，生成的CSR地图文件。类似某些仿真与FPGA设计工具，这项可视自动化系统可以从基本信号波形中提取全波形（触发器输入）。此外，在RTL中，设计将映射每个门级触发器到相应的源触发器上。功能的结合是为了从RTL中提取必要的信号。这样的结果是，一个门级的波形跟RTL仿真派生出来的波形基本上是相同的（或者是几乎相同）。因此，它可以通过表单项的每个端口获取切换速率——这也正是所需数据的准确的功率估计。

　　这种自动生成活动端口数据大大地减少了生成门级波形上的时间和精力，并消除了必须的门级电路测试环境。在波形产生后，使用CSR已有功率估算流程进行能耗分析，这种新的估算方法无需改变波形。

　　使用新的估计方法，门级波形可以根据相应的范围和时间域产生波形，消除了模拟运行需要从零开始生成的限制。该方法也可以用于验证运行于内部驱动设计的测试部分。比如，用CPU默认头文件代替CPU RTL电路。

　　可视自动化技术

新方法采用的两个主要工具的功能——"假设重复"和"相关性"——和RTL模拟波形作为输入激源，重新运行门级