基于SoPC系统的红外解码IP核的设计与实现方法研究

知，在40μs时钟脉冲信号下，位元"0"的高电平持续14个脉冲，低电平持续14个脉冲；位元"1"的高电平持续14个脉冲，低电平持续43个脉冲。测试结果与理论分析一致。

　　2.2 Avalon总线接入逻辑

　　Avalon总线接入逻辑实现总线中断时序和总线读时序，将红外解码逻辑输出的解码结束信号以中断的方式发送到Avalon总线上，供Avalon总线上的主设备响应中断，读取帧解码结果。中断逻辑和总线读逻辑的Verilog描述见图8。

　　3 红外解码IP核的测试与小结

　　完成红外解码IP核的设计后，可应用SoPCBuilder提供的元件编辑器（ComponentEditor）将IP核封装成基于Avalon总线中的AvaIon-MM设备，使用该IP核，在使用过程中要注意信号类型的映射关系、接口和时序等选项的配置。

　　在DE2平台上，使用该IP核完成的作品《基于NIOSⅡ多核技术的魔方智能求解系统》参加了2011Altera亚洲创新设计大赛获二等奖。该系统中与红外解码IP核相关的信号时序见图9。

　　4结语

　　反复测试和实际使用结果表明，红外解码IP核能实现快速、稳定、正确的红外解码功能，达到预期设计目标。