基于Max+PlusⅡ与VHDL的数字电压表设计

PlusⅡ软件编译、仿真和逻辑综合后，下载到CPLD芯片EPF10K10LC84-4。CPLD工作主频为100 MHz，逻辑综合占用了174个逻辑单元，资源利用率为30%。本文所设计的数字电压表电路板已通过硬件测试，能测量和显示0～5V的弱电压信号，准确度为0.02V，并已在我校EDA工程实训中心测试成功。保持CPLD芯片不变，将输入信号改为温度信号、湿度等信号分别测试时，均能显示相应的数字值，因此，基于这种设计方法的数字电子系统具有很强的灵活性。