基于FPGA的汽车ECU设计充分符合AUTOSAR和ISO 26262标准

、存储器协议栈、通信协议栈、I/O 协议栈等。位于 RTE 层以上的是软件组件，它们用于实现应用并通过 AUTOSAR 接口与 RTE 进行通信。

　　由于 AUTOSAR 架构内在的复杂性，需要功能强大的嵌入式计算平台才能进行部署。如今，典型的 ECU 设计基于运行在 MCU 平台上的 32 位单核处理器。但是单核越来越难以提供所需的全部计算能力。而使用多核 CPU 需要通过多处理器总线和仲裁机制共享程序/数据存储器，往往会导致高度复杂的解决方案，造成性能劣化。

　　作为这种方案的替代，我们提出了一种基于可编程逻辑的设计。这种设计只采用一个单核处理器来发挥主机 CPU 的作用，但配有更智能的外设、协处理器乃至从处理器。所有这些计算单元都可以在 FPGA 架构中例化为新的软核处理器，比如赛灵思 PicoBlazeTM 和 MicroBlazeTM，从 FPGA 的专用 RAM 模块运行自己的代码（各个软核处理器均分别配有专用程序存储器），此外，也可例化为定制的硬件加速器。两种方式的拓扑架构均由一个主机 CPU 和分担 部分CPU 任务的智能外设构成，从而可降低系统复杂性。这样，主机 CPU 负责管理软件中的整个应用层，而定制外设则负责管理 BSW 层，这两者以并行的方式彼此独立地自动运行。此外，这种外设设计的方法的优点还在于能够让主机 CPU 的软件执行更加线性化，即外设不会通过中断服务程序产生过多的请求 CPU 关注的中断。图 3 显示了这种系统的方框图及其对应为 FPGA 器件中综合的功能单元的组件细分情况。

　　
图3  在 FPGA 中部署的汽车 ECU 方框图

　　FPGA 方法能够实现与多处理器平台相媲美的系统性能，且和单核处理器一样简单易用，这主要归功于采用了可与主机处理器并行处理的功能强大的、自动化定制协处理器。

　　这种方法能够实现与多处理器平台相媲美的系统性能，而且就软件开发和维护而言，和单核处理器一样简单易行。通过使用专用硬件构建可与主机处理器并行处理的功能更强大的自动化定制协处理器，就可实现这种最佳平衡。

　　从概念上来说，可以通过将这些系统架构用 RTE 接口划分为顶层和底层两个彼此独立的主要层次来要简化设计。顶层相当于 AUTOSAR 的应用层，由负责管理车辆中最终用户功能的软件组件构成。而底层则由硬件和基础软件乃至 RTE 链路构成。应用层从数值上来说，可代表约 90% 的车载高级功能，而且所有 RTE 以上的源代码都可重复利用。

　　同时，底层包含能够赋予顶层灵活性和多用性的全部功能。这即是说，底层可完成特定硬件平台上所有可重用功能的定制化。这样，顶层从本质上说是通过以有限状态机 （FSM） 形态实现的算法来实现对某些车辆负载、传感器和制动器的控制的一套软件功能。这些算法由 CPU 循环执行，并在操作系统控制的软件任务中调度。

　　底层还负责实现 CPU 连接的所有标准外设的驱动程序，例如 A/D 转换器、PWM 控制器、定时器或者存储器控制器，从而让顶层的抽象具备可行性。底层负责管理那些需要得到实时响应的事件。在这方面可编程逻辑能够起到一定的作用。其构想为：让主机 CPU 将应用当作一个简单的免受通常硬件造成的外部事件影响的软件功能序列来处理，但要定期读或写 RTE 信号，让 FSM 进行相应的调整。底层对硬件事件进行隐藏与管理，然后在 RTE 中对其进行预处理并更新特定信号，或作为结果，根据自身具体任务安排实时地执行特定的行动。

　　将定制硬件控制器连接至系统 CPU 可以最大限度地降低对共享资源的需求，只要这些控制器能够自动运行。从操作系统的角度来看，这样做有助于降低系统的复杂性（避免仲裁、时延、重试机制等）。

　　采用专用硬件的另一项优势在于可以更简便地实现一般在软件中通过多线程才能实现的某些功能，因为硬件较软件内在更具并行性。另外，这种灵活的硬件能够采用并行和流水线硬件设计，将算法计算强度高的部分进行硬连接，而不是采用冯·诺伊曼 （Von Neumann） 计算机所采用的序列软件方法，从而减少执行时间。

　　用户可以将在 MCU 和 BSW 层中综合的外设和硬件协处理器设置成高智能化水平，以释放 CPU 时间，从而简化车载 ECU 的软件。

随着 ECU 平台日趋复杂化，系统所需的 I/O 线路数也在不断增加。在这方面 FPGA 较微控制器有明显的优势，因为 FPGA一般能够提供多得多的用户引脚数。这一点一般与基于 MCU 的 ECU 有关，因为这种 ECU 需要采用执行并-串数据转换的外部芯片（比如数字移位寄存器或模拟多路复用器）来扩展 ECU 的输入和输出。采用 FPGA 可以绕开这些外部组