LSI封装的发展

，存储器等高速器件的应用也将会不断发展。

SoC现阶段的发展面临瓶颈与挑战，如 0.13微米的光罩费用就高达100万美元以上，另一方面制程间距越缩小，栅极漏电流越大，再者细微化后亦造成高速化困难。SiP由于封装中各个元件间仍维持独立，因此可避免遇到SoC设计中模拟与数字电路集成后制程上的困难，并降低电路设计的复杂度，缩短设计时间，并可确保良品率。因此在SoC技术尚未成熟之际，SiP有良好的发展机会，将成为许多系统厂商的首选。

过去的SiP技术，仍以将组合成系统的多个裸芯片放在同一个基板平面上的2D形式为主，而将IC与基板连接的方式，则有打线、倒装以及卷带自动接合(Tape Automated Bonding，TAB)等等技术，此种封装形式仍有电路传输路径过长，封装体积太大的种种缺点。之前的MCM(多芯片模块)封装即是一个2D平面形式的SiP案例。MCM是将多个IC放置于同一个基板平面上、再以打线互相连接。但此种封装形式除了以上传输路径长，封装体积难以缩小的缺点之外，在良品率的控制上也有困难，为了改善上述缺点，目前SiP以逐渐朝向将芯片以3D形式堆叠封装的趋势发展。3D堆叠封装分为两种，一是直接先堆叠裸芯片并连接于基板后，再进行封装(chip stacked)，另一种则是将多个封装好的芯片堆叠之后再组合到一起(package stacked)。前者的封装方式，最多只能重叠四层裸芯片，而且在测试上有其难度，目前3D形式的SiP仍是以后者的package stacked为主，不但拥有可预先测试的优点，可堆叠的层数也较多，而且可满足轻薄短小的需求。