ADC技术在SDR实现中的挑战

的。值得注意的是，信号抖动最后也会对信噪比造成限制，也要列入考虑。在采样系统里，下列公式2表示信噪比与抖动之间的关系：

公式二

其中fin代表模拟输入频率，tjitter则是系统抖动的均方根值。ADC采样电路的内部抖动会以平方根和的方式，加到外部提供的转换器采样时钟。值得注意的是，信噪比的限制与实际采样频率无关，但会直接受到模拟输入频率的影响。这项基本限制将影响决定接收器中频位置时，亦即当中频提高时，简化接收器架构和滤波电路(也就是降低成本)的好处，会被ADC频率和抖动造成的限制所抵消。

无杂散信号动态范围

ADC的线性特性通常以其无杂散信号动态范围(SFDR)表示，在接收器天线的入射功率达到相当水平时，此特性变得非常关键，这可能发生在当目标信号很强(理想情形)，或频带内出现强干扰之时。如果是后者，ADC的线性特性就决定了目标信号能否被解调，特别是当目标信号功率很低时。由于强干扰的出现，可能会让总信号(目标信号加干扰源)接近模拟输入的满刻度范围，而限制了任何自动增益控制(AGC)功能的应用。此时，ADC固有的线性性能就变成了瓶颈。

就像抖动会限制SDR设计师可以设定多高的中频一样，SFDR对其选择也有很大的影响。市场虽有许多ADC具备良好的线性特性，但都仅限于输入频率在200MHz以下，使高中频的优点受到SFDR滚降性能限制而无法实现。

采用最先进BiCMOS工艺技术的新型模拟架构实现了模拟输入缓冲器的集成，可在高达数百MHz的范围提供很高的SFDR性能。ADS5463的模拟输入缓冲器能将敏感的模拟输入与转换器内部的开关电路完全隔离开，使设计师能轻易达到器件数据手册所列的性能。

另外，ADS5463能在输入频率范围提供固定不变的阻抗值。如图2所示，ADS5463至少能在500MHz中频范围达到超过70dBc的SFDR性能。激增的性能将大幅简化无线电设计，当它配合非常高的信噪比和处理增益时更为有用。采用超高输入频率能进一步降低无线电成本，能省下额外的降频转换步骤与相关的元件材料。

图2：ADS5463在模拟输入频率范围的SNR与SFDR性能(500MSPS采样频率)

本文小结

最新的混合信号技术，已能在前所未见的采样频率和模拟输入频率上提供强大性能，不但简化无线电设计，并提供更大工作带宽及更高灵敏度。ADC技术不断突破极限将持续为真正可重配置多标准无线电的来临奠定基础。