Cadence布线常见问题
29.如何在Specctra Quest里使用IBIS模型进行仿真?
首 先将IBIS模型转化为*.dml文件。在Specctra Quest SI expert中Analyze->Si/EMI SI->library,在出现的新窗口的右下角,点击translate->ibis2signoise,然后在browse里选 择*.ibs文件,将其转化为*.dml文件。然后在Analyze->SI/EMI SI->model Assign中将所有的器件加载对应的模型。然后就可以用probe提取信号线进行仿真了。
30.生成Gerber file要哪些文件?如何产生?
在PCB 布线完成以后,所做的最后一项工作就是产生生产厂家所需要的光绘文件,具体步骤在Allegro工具下完成。在Manufacture 菜单下点击Artwork 选项, 则出现一个artwork control form窗口。所提供的光绘文件除了包括已产生的TOP, GND, S1, S2, VCC, BOTTOM6层,还应包括silkscreen_top, silkscreen_botom, soldermask_top, soldermask_bottom, pastemask_top, pastemask_bottom, drill drawing file, 及drill hole。我们以制作Silkscreen的top层为例。
1) 在Allegro窗口中,点击color 图标,在产生的窗口中,global visibility 选择
all invisibility, 关掉所有的显示。
2) 在group 选择Geometry. 然后选中所有的subclass(Board_Geometry , package
Geometry)下的silkscreen_top 。
3) 同样在Group/ manufacture 中选择Autosilk_top 。 在Group/components ,subclass REF DES 中选择 silkscreen。
4) 选择OK按钮 ,则在Allegro窗口中出现 silkscreen_top层 。
5) 在artwork control form 窗口,右键点击Bottom ,在下拉菜单中选择add , 则在出现的窗口中输入:silkscreen_top, 点击O.K , 则在avilibity films 中出现了新加的silkscreen_top。
注意:在FILM opition选中Use Aperure Rotation, 在Underined line width 中填写5(或10) ,来定义还没有线宽尺寸的线的宽度。
按照上面的步骤,产生silkscreen_bottom层。soldermask_top和 soldermask_bottom 层分别在 : Gemoetry 组和 Stackup 组(选择PIN 和VIA子集);Pastemask_top 和Pastemask_bottom 分别在Stackup组(选择PIN 和VIA子集);DrillDraw 包括Group组/Board Geometry中的outline、Dimension 和Manufacturing 中的 Ncdrill_Legend。这样,按照上面的步骤,分别添加上述各层。然后在 Artwork control form 窗口中,点击Select All 选中所有层 , 再点击 Apertures….按钮, 出现一新的窗口EditAperture Wheels, 点击EDIT, 在新出现的窗口中点击AUTO>按钮,选择with rotation,则自动产生一些Aperture文件。然后点击O.K。在 Artwork control form 中点击 Creatartwork , 则产生了13个art文件。 回到 Allegro 窗口, 在 Manufacture 菜单下点击NC 选项中的Drill tape 菜单,产生一个*.tap 文件。到此,就产生了所有的14个光绘文件。
31.如何调看光绘文件?及如何制作Negtive的Plane层光绘文件?
新 建一个空白layout文件,File->import->Artwork,然后就可以在browse中选择*.art文件,Manual中 选gerber 6×00。注意不要点OK,点击Load File。在调用Soldermask 时要在display pad targets前打勾。 调用silkscreen层时,可能会发现没有器件名标志。这是因为在上面制作光绘文件时,Underined line width没有定义宽度,而在以前制作封装库时,silk_screen层时标注的Ref也没有定义宽度,则在调用时会不显示。另外如果想制作 Negtive的光绘文件。在制作光绘文件时,Gnd和Vcc层的Plot mode选为Negative就行。
- Cadence发布EDA业界第一款具备端到端并行处理流程的Encounter数字实现系统(11-04)
- Cadence 推出创新的FPGA-PCB协同设计解决方案(04-25)
- 芯邦采用Cadence Incisive Xtreme III系统提升SoC验证实效(02-01)
- 关于三巨头的一点个人评价(12-21)
- “转”关于PCB行业三巨头的一点个人评价 (知秋一叶)(12-26)
- Allegro中的快捷键设置说明(03-21)