微波EDA网,见证研发工程师的成长!
首页 > PCB和SI > EDA和PCB设计文库 > Cadence布线常见问题

Cadence布线常见问题

时间:11-12 来源:3721RD 点击:

18.在CCT中如何进行一些保存读盘操作(颜色设置、规则保存)?
在 Specctra里,可用file->write->session来保存当前布线,用file->write->rules did files来保存规则文件,调用时均使用file->execute do file,然后打需要调用的存盘文件,如Initial.ses或rules.rul 。在color palette中使用write colormap和来load colormap来保存和读取颜色设置。

19.在CCT中怎么大致定义自动打孔的位置,怎么打一排过孔及定义其排列形状?
CCT 中有自动打过孔的功能,在Autoroute->Pre Route->Fanout 。可以指定过孔的方向,比如想把过孔都打在Pad的内部,则可以在location中选inside。其中也可以定义一些其他限制。另外有时我们可以选择 一组线进行平行走线,这时就可能同时打一排过孔,右击鼠标选择set via pattern,可选择其排列形状。在窗口的右下方也有快捷按钮可以选择。

20.为什么提示的最大最小距离不随走线的长度变化而改变?
我 们在定义了最长最短走线的规则之后,在布线时会有数字显示,随时告诉你如果按当前走向布线会离所定义的规则有多大的偏差。一般在规则长度以内的用绿色字体 显示,超过了或长度不够会有红色字体显示,并用+/-提示偏差量。但是这个提示的偏差量并不是简单的随你走线的长度变化而变化。它是根据你的布线方向,软 件自动计算按此方向走线的长度与规定长度的比较,如果变换走线方向,它也会重新计算。

21.怎么铺设Plane层?铺好后怎么修改?
铺 铜这一步骤一定要在Allegro中进行,Add->shapes->Solid Fill,同时注意在Control工具栏中Active Class选Etch,Subclass选所要铺设的Plane层,如VCC或者GND。然后即可画外框,注意离outline有20 Mil左右的间距。Done之后会进入铺铜的操作界面,选Edit->Change net(by name)给Plane层命名。在shape->parameters确定是否使用了Anti Pad和Thermal relief,接着选Void->Auto,软件会自动检测Thermal relief,完成之后会有log汇报,如果没有任何错误既可铺设shape,shape->Fill 。如果铺好之后又有过孔的改动,需要重新铺铜,则应选Edit->shape,点在shape上,然后右击鼠标选done,这样就会自动将连接在 shape上的Thermal relief删除,不能硬删铺铜的shape层,否则那些Thermal relief将遗留在Plane层上。

22.怎么定义thermal-relief 中过孔与shape连线的线宽?
在 Allegro的Setup->constraints里的set standard values中可定义每一层走线的宽度,比如,可以定义VCC和GND的线宽为10 Mil。在铺铜时注意shape->parameters里一些线宽的定义是否设置成DRC Value。

23.如何优化布线而且不改变布线的总体形状?
布 线完成之后,需要对其进行优化,一般采用系统自动优化,主要是将直角变为45度,以及线条的光滑性。 Route->gloss->parameters,在出现的列表中,选Line smoothing,进行Gloss即可,但有时布线中为了保证走线距离相等,故意走成一些弯曲的线,优化时,点击Line Smoothing左边的方块,只选择convert 90’s to 45’s ,把其他的勾都去掉,这样进行优化时就不会将设计者故意弯曲的走线拉直或变形。

24.如何添加泪滴形焊盘以及加了之后如何删除?
在 优化的parameters选项中只选择倒数第二个,Pad And T Connection Fillet ,并去掉其中的Pin选项,进行优化即可。想要删除的话,则只选Line smoothing中的dangling Lines进行优化。注意:如无特殊要求,现在我们不再进行此项优化。

25.布线完成之后如果需要改动封装库该如何处理?
在器件 摆放结束后,如果封装库有改动,可以Place->update symbols,如果是pad有变化,注意要在update symbol padstacks前打勾。布线完成之后尽量避免封装库的改动,因为如果update,连接在Pin上的连线会随Symbol一起移动,从而导致许多连线 的丢失,具体解决办法有待于研究。

26.为什么*.brd 无法存盘?
遇到这种情况注意看屏幕下方的空白栏的提示,有可能是硬盘 空间不够,还有一种可能是因为数据库出错,软件会自动存盘为*.SAV文件,这时可以重新进入 Cadence(可能需要重起动),打开*.SAV,再另存为*.brd 。或在Dos下运行DBFix .SAV,会自动将其转换为*.brd文件,然后即可调用。

27.Allegro有哪些在Dos下的数据库修正命令?
有时Allegro会出现一些非法超作,导致一些数据出错,我们可以在Dos方式下,在工作目录下(即physical目录下),运行一些修正命令,如Dbcheck *.brd , 或Dbfix *.brd 。不过实际中这些命令好像效果不大。

28.如何生成*.DML模型库?
在dos模式,工作目录下,敲入brd2dml *.brd 命令,这样在该目录下会生成对应brd文件的模型库dml文件。

栏目分类

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top