微波EDA网,见证研发工程师的成长!
首页 > 测试测量 > 测试测量技术文库 > 编写属于自己的PCB设计规则检查器

编写属于自己的PCB设计规则检查器

时间:11-06 来源:EETCHINA 点击:

电源线层。例如,ECL器件的VCC引脚要么连接到VCC,要么连接到GROUND;其VEE引脚则可连接到GROUND或-5.0V平面。此外,电源线引脚在到达电源线层之前也可连接到滤波器。

引脚与滤波器之间的网路可具有任意名称,而DRC很难检测到这一点。DRC可以错误形式汇报这一点,而用户则必须将其标示出 或在legal_pwr_net_name文件中添加该网路名称。这就是我们需要类似legal_pwr_net_name文件的一个原因。最后,DRC 将读取legal_pwr_net_name,以1)找到上拉电阻,2)在设计中检查POWER网路名称的大小写,3)检测任何与POWER直接相连但尚 未使用的引脚。

* 包含GROUND信号(如GROUND、VSS和F_GND)中所有合法网路名的legal_gnd_net_name文件可以随意创建。而需要再次注意 的是,符号的大小写可能会对一些PCB布线工具产生影响。而且,如果DRC可以直接读取上述allegro.cfg文件,而非 legal_gnd_net_name文件的话,无疑可以得到更好的设计结果。

legal_gnd_net_name不仅具有与legal_pwr_net_name相同的功能,而且DRC还可读取该文件,以1)找到下拉电阻,2)检查POWER网路名称的大小写,3)检测任何与POWER直接相连但尚未使用的引脚。

* 包含全部合法符号库路径和名称的legal_lib_path_name文件可以随意创建,这一点非常重要。例如,一个常见的严重错误是使用未授权程序库 中的符号。在PCB设计阶段,根据测试需要,通常要求创建临时器件符号并保存在本地符号库目录中。最终用到的器件符号来源于此并将保存在联合或全局的程序 库目录中,这些符号具有一些不同于本地器件符号的重要特征。设计人员通常会因为没有采用共同符号取代本地符号而引入设计错误。

legal_lib_path_name可选,因为对于大多数电路图工具,程序库信息包含在启动工具所需的初始化文件中。 对于ViewDraw工具,该文件称为viewdraw.ini,当工具启动时,该文件就自动创建(利用脚本程序):目录 [r] /corp_lib/pcb/symbol_libraries/viewdraw/fct (fct)。

Fct(快速CMOS技术)是ViewDraw众多子库中的一个,也是fct器件各符号的来源。如果初始化文件存在,那么DRC不仅可以而且也应当直接读取该文件,因为设计人员可以及时地添加新程序库。

* 可以创建包含合法上拉电阻的legal_pullup_res文件以检测那些被终止以及未被使用的输入引脚。通常,可以限定一组设计人员能使用的电阻,当然电阻值本身也是一个重要因素。如果上拉了未使用的输入引脚,那么该电阻的阻值将为5K或更高。

* 可以创建包含合法下拉电阻的legal_pulldown_res文件以检测那些被终止以及未被使用的输入引脚。如果下拉了未使用的输入引脚,那么阻值将会很小以阻止任何电流泄漏,从而使引脚电压高于触发阀值。

* 可以创建包含合法去耦电容的legal_decoup_cap文件,而且公司还可要求设计人员只使用特定的合格器件以满足电源线dv/dt要求。

* 可以创建一个包含器件符号全部属性的legal_comp_attr文件,如PART_NO、GEOM、REFDES和SIM_CLASS。BOAM创建工具、Verilog网表分析器及其它工具都能使用这些属性。

* 可以创建一个包含器件符号全部引脚属性的legal_pin_attr文件,如PIN_NAME、PINTYPE和PIN_NO。

设计目录结构

运行DRC必须满足的第二个条件就是需要可被所有PCB设计共享的单独设计目录结构。没有该目录结构,DRC将难以确定如何 找到电路图数据库并存储输出文件。该架构可以极复杂的分层架构支持全部PCB设计业务,如设计规则检查、BOM创建、Verilog仿真、静态时序分析、 信号完整性分析、布线、PAL/FPGA设计(综合与仿真)及文档控制。但对于DRC本身,如果采用了ViewDraw,那么下述条件就完全充分:

pcb_info应最少包含两个文件:design_def和design_type。design_def应包含PCB器 件(组合)数目及其它所需信息,这不仅仅对于DRC,对于其它所有工具也同样如此。design_type应当包含设计类型信息,即PCB信息。如果其它 类型的设计(如ASIC或FPGA)可以共享该设计目录结构,那么design_type将指定该目录,这样设计自动化工具将能根据不同的设计类型进行适 当的操作。如果没有pcb_info目录或该目录内容为空,这就意味着设计目录并非标准设计目录。在这种情况下,DRC应当退出并发送出错信息。

Schem目录包含电路图数据库并可由DRC使用的ViewBase直接存取。sch子目录包含了在图表上描述符号位置的电路图文件及其它信息,wir子目录则包含设计网表分析及全部符号属性。ViewBase例程可直接存取这些内容。drc目录应存储DRC输出文件。

封装程序

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top