解决相位噪声和切换速度的矛盾

现100μs内完成频率转换，将进一步提出许多挑战。频率合成器至预调VCO和频率可调变容二极管带通滤波器之间存在多个模拟电压。足以灵活地在几微秒内完成电压调谐，而又能保持噪声在豪微伏以下且切换后无漂移，这是相互矛盾的要求。为解决这一矛盾，我们对低噪声DAC、带宽可变无源滤波器和低介电吸收系数的滤波器电容都进行了严格的筛眩

小数乘法器和输出加法环路中的PLL采用了基于混频器的鉴相器。虽然它们的本底噪声很低，但却存在捕获范围有限的缺点，而这是保证PLL环路带宽的必要条件。搜索振荡器等传统的锁相方法对于这种应用来说速度太慢。当粗调预设相位将VCO频率调整到正确范围后，可在锁相之前采用数字鉴相器技术(已申报专利)来精确调整VCO。FPGA对鉴相器的两个信号频率进行比较，同时，通过修改预设电压，将VCO调整到正确的频率。

由于PLL最小带宽为200kHz，当VCO极为接近锁定时，便可非常迅速地锁定和稳定，频率设定过程在100μs以内可达0.1ppm。这表明，1GHz载波频率的误差范围仅为100Hz。

频率调制

频率合成器通过采用标准的两点调制生成宽频带、宽频偏调制。FM系统可利用先进的低成本数字处理技术来设置整个FM增益，及匹配两个内部校准通道的增益和延迟。调制信号可同时分配到输出VCO和内插频率合成器。由于它们同时发生变化，输出PLL在鉴相器处将不会出现误差。AC和DC输入耦合，以及相位调制，也可采用数字化的方法进行处理。

本文小结

频率合成器利用模拟和数字技术组合实现设计目标，使Aeroflex S-Series信号发生器具有优异的性能，充分体现了Aeroflex产品线几十年来不断推动信号发生器技术进步的显著特点。