解决相位噪声和切换速度的矛盾

接收机质量和测试仪速度的提高对信号发生器的性能提出了更为严格的要求。随着频谱日益拥挤，通信行业必须开发出新的调制技术，提高组件的测试速度和性能，以及生产能力。因此，现在较以往更加需要经济高效的高质量信号源解决方案。

市场竞争日益激烈，和汽车到手机的演变过程类似，信号发生器的性能正不断提高而价格却持续走低，而客户和消费者则不断要求获得更多的功能和性能并希望价格能够更低。

RFIC设计和生产过程中的测试通常要求信号源具有较低的相位噪声和较高的频率切换速度，而这二者一般说来却又总是相互抵触。因此，性能优化往往只能针对其中一种或另一种要求，很少能够同时满足这两种要求。Aeroflex公司的S-Series信号发生器采用特殊的频率合成器设计(图1)同时优化了这两方面的性能，在频率切换时间小于100μs的同时，1GHz的典型相位噪声在频偏为20kHz时低至-135dBc/Hz(图2)。

技术上的进步实现了频率合成器设计的小型化和简单化，与以往产品相比，其尺寸和成本都已大幅下降。在使信号发生器体积更小、重量更轻的同时，频率合成器还为产品的未来扩充提供了空间。本文将对这种频率合成器的设计原理及其对输出信号产生的影响进行介绍。

多环频率合成器

多环频率合成器设计具有较宽的频率范围(高达6GHz)和极高的频率分辨率。这种特殊设计(图3)采用了两个锁相环(PLL)。其中一个用于提供可按粗调步长在所需范围内进行步进调整的高频低噪声RF信号。而直接数字频率合成器(DDS)则用于在粗调步长之间插入高分辨率的低频信号。然后，这两个信号再输入到第二个PLL，生成最终的输出信号。

低噪声高频信号源

尽管声表面波(SAW)振荡器一直是1GHz频段的低噪声信号源，但采用倍增大功率VHF晶振的方式仍是最好的方法。问题是，高频晶振可以降低噪声，但会增大内插步长而难以插入；低频晶振可以缩小步长，但会造成噪声成倍的增加。为解决这一矛盾，可采用135MHz晶振和小数乘法器来进行设计，其信号频率范围为967MHz至1350MHz，步长为22.5MHz。与22.5MHz晶振相比，采用135MHz晶振时的本底噪声可改善约16dB。

晶振设计人员也面临着相互矛盾的要求。良好的相位噪声要求大功率运行和较小的调谐范围；不过，考虑到晶振老化的影响，要将压控晶体振荡器(VCXO)在测试仪的整个生命周期内很好地锁定在特定频率上，需要以低功率运行并具有较宽的调谐范围。解决方法是增大振荡器的运行功率以降低噪声，再以数字形式来处理晶振老化。将135MHz晶振与10MHz标准参考振荡器进行相位比较，可以产生精确的频率输出。内插频率合成器的动态编程可实时修正频偏。

内插频率合成器

内插频率合成器提供了11.25MHz的调谐范围，用于内插至高频信号的22.5MHz步长之中。输出环路可对频率进行加减运算，因此所需的范围仅为粗调步长的一半。这种内插频率合成器所需提供的其他基本功能包括：当频率倍增至6GHz时，频率合成器的分辨率应能达到0.01Hz；对VCXO标称频率偏差进行补偿；宽带FM应用。

720MHz压控声表面波振荡器(VCSO)与10MHz参考振荡器相位锁定，用作DDS时钟。在频率合成器生成未调制连续波(CW)时，通过将DDS输出与720MHz信号相加后，滤波、再经小数分频回到低频，可进一步降低DDS输出中已经很低的寄生信号。这种模式下，频率范围为22.5MHz至33.75MHz。当需要频率合成器生成宽频偏FM信号时，标称内插频率的范围变化为33.75MHz至45MHz，以便内插信号可在更宽的±10MHz范围内进行变动，从而实现宽频偏。于是，DDS输出可直接覆盖的频率范围为23.75MHz(33.75MHz-10MHz)至55MHz(45MHz+10MHz)。

输出加法环路

输出环路用于将两个低噪声信号相加。基频低噪声压控振荡器(VCO)标称频率范围由500MHz至667MHz增加一倍，达到1000MHz至1333MHz。这一信号与低噪声高频信号相混合，然后，此差频信号再与内插信号进行相位比较。鉴相器输出经低通滤波后，反馈控制VCO以构成完整的PLL。

倍频程频率合成器一般采用多个VCO来覆盖输出范围，因为低噪声的倍频程调谐范围无法直接实现。为获得所需的调谐范围，可将1/3倍频程VCO放大3、4或5倍，来覆盖一个倍频程。

这种倍频器采用了噪声较以前设计更低的方法。1000MHz至1333MHz信号被再放大一倍，达到VCO频率的4倍。这一信号可用来直接生成4倍输出，或与基频VCO信号混合生成3倍和5倍的VCO频率。可调带通滤波器选择上、下边带。这种采用倍增器加混频器的方法可保证在整个倍增频率范围内的本底噪声都低于采用其他方法的情况。

快速频率切换设计

在保持低噪声的同时，实