基于DSRC的车载通信平台设计

开展基于DSRC技术研究旨在提供一套先进的手段和科学的方法，能全方位地控制，有效地进行车辆和驾驶员辅助和交通管理，及时检测发现异常，减少交通事故的发生，提高驾驶和交通运输的安全性。

基于DSRC的车辆主动安全技术

专用短程通信（DSRC）技术是ITS的基础之一。DSRC系统包括车-路（V2R）通信和车-车（V2V）通信两种形式：车-路通信是车辆与路边基础设施的通信，属于移动节点与固定节点的通信，采用基于一跳的Ad Hoc网络模型；车-车通信是车辆间通信，采用基于多跳的Ad Hoc网络模型。两种通信方式被应用于不同领域。

1 车-路通信

车-路通信主要面向非安全性应用，以ETC系统为代表。车辆经过特定的ETC车道，通过车载OBU与路边RSU的通信，不需停车和收费人员采取任何操作的情况下，能自动完成收费过程。除此之外，如图1所示基于车 -路通信的DSRC应用还可以用在电子地图的下载和交通调度等。路边的RSU接入后备网络与当地的交通信息网或因特网相连，通过OBU与RSU的通信来获得电子地图和路况信息等，从而可以选择最优路线，能够缓解交通拥堵等。

图1 DSRC在车-路通信中的应用

2 车-车通信

车 -车通信方式主要用于车辆的公共安全方面。将DSRC技术应用于交通安全领域，能够提高交通的安全系数，作用是减少交通事故，降低直接和非直接的经济损失，以及减少地面交通网络的拥塞。如图2中所示，当前面车辆检测到障碍物或车祸等情况时，它将向后发送碰撞警告信息，提醒后面的车辆潜在的危险。

图2 DSRC在车-车通信中的应用

DSRC系统网络仿真研究

为了分析基于DSRC的车载无线通信系统的网络性能，可以采用仿真的方法。仿真采用同济大学嘉定校区交通地图，如图3所示。假设车辆在交通道路地图上发生碰撞，发出碰撞紧急消息，收到消息的车辆解读消息，对自身车辆进行控制，且将消息继续向周围发送，传递给其他相关的车辆。仿真通过MOVE软件，结合NS- 2来实现。通过仿真可以得到，DSRC系统数据传输延时低于50ms，满足车载环境对延时的需求。为了达到系统性能的最佳，通过仿真得出结论，在两车相对速度较小的情况下，系统性能达到最佳，同时设置数据包的大小为200字节，系统的传输延时和吞吐量达到最佳平衡，实现传输性能的最佳特性。

图3 DSRC的车载无线通信系统仿真场景

车载通信平台设计

车载通信平台的建立是对DSRC技术的初步探索与尝试，由OBU和RSU组成，图4是车间通信平台的示意图，当车辆驶入RSU的服务范围，OBU就可以与 RSU进行通信，了解到当前道路的信息、交叉口的视频信息和交通信号灯的状态，OBU还可以通过相互通信，获取周围车辆的位置和速度，以此判断是否会相互碰撞，并为预防事故发生警告驾驶员。

图4 车间通信场景图

由于车内空间狭小，通信时延要求较高，车间通信对于车载设备的可靠性和实时性提出了更高的要求，本文考虑DSRC应用场景，为嵌入式车载通信提供了解决方案。与通用型计算机平台相比，DSRC嵌入式平台除了具有功耗低、占用空间小等特点此还具有以下特性。

● 稳定性

除了需要满足安全消息的传输的高可靠性外，在实际电路中还需要减少毛刺和干扰，使系统在车内和室外环境下仍能保持稳定高效地工作。

● 实时性

车间通信系统中对于安全消息传输的实时性需要小于50ms，这对于硬件芯片的处理速度和软件程序的运行效率都提出了更高的要求。

● 通用性

车间通信系统分为路边单元和车载单元两部分，不同厂商的设备需要进行互联，所以在硬件设计和软件协议上需要考虑设备之间的兼容。

车载硬件平台系统如图5所示。无线收发模块会发送或者接收车-车或车-路通信的数据包，通过车载处理器处理后将安全或者非安全信息显示于用户界面上，如果是安全消息则还会触发音频警报向驾驶员预警。此外，GPS单元将获得的地理位置信息由车载处理器生成安全消息通过无线收发模块发送给邻近车辆。

图5 车载硬件平台总体框架图

无线收发模块负责按照相应的数据格式接收和发送数据，其结构如图6所示。整体上无线收发模块由两部分组成：射频处理单元以及基带/MAC处理单元。GPS模块通过串口按一定的格式输出当前车辆的经度、纬度以及差分后的速度信息，车载处理器将会对从无线收发模块和GPS模块接收到的当前车辆的位置和速度信息进行处理和预测，判断是否会发生碰撞危险。

图6 无线收发模块结构图

车载处理器选择具有较高数据处理能力以及较低功耗的PXA270，PXA270处理器是基于Intel XScale架构的处理芯片，集成了存储单元控制器、时钟和电源控制器、DMA控制器、LCD控制器、AC97控制器等外围控制器，可以实现丰富的外围接口功能。PXA270采用ARM内核，内置了Intel的无线MMX技术，能够显著地提升处理性能，适用于车载信息处理。图7为车载处理器结构图，存储芯片采用两片型号为HYB25L256160AF的64MB SDRAM和一片型号为K9F5608U0B-YCB0的32MB Flash。