探析SoC(片上系统)的未来之路

链接: SoC的竞争者--SiP

　　所谓SiP(System in Package)，是在基板上组装一块或多块裸片，再加上若干分离式和被动组件的封装设计。相比较，SoC一般需花上18个月，SiP的开发时间能大幅缩短，只需6～9个月的时间即能完工。此外，由于采用封装技术，因此SoC难以整合不同制程、技术的瓶颈，就很适合走SiP的途径，采用Si、GaAs、SiGe等不同制程的芯片可以通过堆栈而封装在一起，进而生产出混合内存、模拟及数字功能的多功能芯片。

　　以ST的移动市场方案来说，移动设备的空间配置可谓寸土寸金，而采用12×12 TFBGA封装的Nomadik本身的尺寸已经非常小了，但在它的三层堆栈版本中，还将高达512Mbit的SDRAM和NAND Flash与处理器整合在狭小空间的封装当中。在这个封装当中，处理器和内存芯片堆栈在彼此的上方，达成更佳的系统运行效能。这两种系统级芯片设计途径各有其优缺点：SoC适合要求高效能、高整合度和生命周期长、产量高的产品，不过，它的技术难度较高，需要投入的研发时间也较长；SiP则适合重视开发弹性、上市时间压力大的设计案例。

　　一般来说，SiP的成本较SoC为低，对产量规模的要求不高，不过，在制造上仍有其技术门坎。以SiP的开发来说，只要有一个裸晶故障，整个模块就宣告失败，只能弃之不用。也就是说，SiP最终产品的良率是所有堆栈芯片良率的乘积，因此良好裸晶（known good die，KGD）的筛选就成了SiP生产制造过程中最重要的一环，这有赖裸晶测试技术来达成，另一方式则是采用良率更高的、更小型芯片来避免KGD问题。