应用于汽车和航太电子显示产品中的双线介面

目前LCD被广泛的应用于运输（汽车和航太电子）和工业市场上，而这一代的数位介面正面临着其他产业中少见的技术需求和挑战，像是大范围的工作温度范围（- 40° C ~105°）、电化或电隔离、互连数量的减少、长距电缆驱动（长达10公尺）等等。为了应付这些挑战，美国国家半导体开发出了一款新型的互连数量极少（双线）的串列介面产品。本文将介绍这款新型互连产品的特点，以及它是如何克服技术上的困难与相关产品特色。

导言

随着LCD的应用朝向其他非传统的电脑或消费性电子产品的领域中扩展，现有的LCD嵌入式数位介面的能力已无法满足新一代技术挑战的要求。最常应用的嵌入式数位介面LVDS（低压差动讯号发送），在其所支援的运输（汽车和航太电子）与工业市场中即将被淘汰。为了满足和面对上述技术的挑战，市面上已有一款新型介面晶片组1，此款产品具有与LVDS类似的特性，藉由利用创新的嵌入式时脉控制方案与更宽的资料串列比，大幅地减少了互连数量，其结果只需要一个差动对（双线）来实现互连。此外，这款新型介面产品还能够支援长电缆驱动和交流耦合。为了充分了解这款产品的重要性，以下笔者将对所要面临的需求和挑战进行详细的评估。

挑战

无论介面在本质上是属于数位的还是类比的，下面列出了运输与工业市场中，对于所有显示器介面的标准要求：
* 减少互连数量
* 支援大范围的工作温度范围： - 40° C到105° C
* 电化或电隔离（交流耦合）
* 长距电缆驱动能力：长达10公尺

在商业电子或电脑应用中大多数都选择数位介面（LVDS 和HDMI），采用数位介面不但能够降低整个系统的成本，还可以大幅地提高整个前面板的影像品质。

减少互连的数量后，除了可以大幅地降低整个系统成本，也能够为在空间受限的应用中为系统的布线和组装提供更大的灵活性。更值得一提的是，互连数量的减少将简化介面和/或其他通过底座的电线束的布线工作。

由于在运输和工业应用中，介面会暴露于严酷的户外环境，因此这些应用均要求所有介面在其额定频宽内，必须能够在很宽的温度范围（- 40° C到105° C，可能还不是最极限的范围）中可靠地工作。

介面透过交流耦合实现的电化/电隔离能带来许多好处。从介面硬体的角度来看，交流耦合为子系统提供相互之间的电隔离。在运输相关的环境里（如汽车、航空和火车等），此一隔离使得介面能于具有不同电位的网路中，与一些子系统进行交互运作。电隔离的另一个好处是其为显示子系统所提供从介面到电源的短路保护。这是因为在任何电池供电的子系统中，短路保护的功能是必要条件。交流耦合所带来的另一个好处就是使介面工作能够不受任何硅制程的电压/几何形状影响。例如在某些情况下，资料源介面可能需要在1.8V的制程电压下工作，而接收器介面却需要在3.3V的硅制程电压下工作。长距电缆驱动则是另一个必要条件。在资料源（图像处理器、DSP和处理器）和接收器（显示器或LCD）之间的距离可能大于10公尺的应用中，介面必须在不依靠任何附加的讯号恢复和/或电缓冲元件的情况下，能够支援达10公尺或更长距离的电缆。例如，汽车中的后座娱乐系统、机载娱乐系统，以及公车或地铁运输系统中的资讯娱乐系统中，显示器都会被放置在远离资讯源的位置。

成果

为了面对这些严苛的要求，美国国家半导体开发出一款能够有效解决这些技术挑战的LVDS SERDES（串列解串器）晶片组DS90C2411 和DS90C1241。

SERDES的特点

这款晶片组将接收高达24位元的并行CMOS/TTL电位资料，以及来自图形或视频资料源资料相关的时脉源。资料和时脉将在单个差动对上串列传送。24位元资料可以被用来表示显示颜色资料（共18位元或6位/颜色）和控制讯号（Hsync, Vsync和资料使能）。对于最大840Mbps的合成频宽，能支援从5MHz到35MHz的频率（今后可以扩展到65MHz）。

透过介面上的资料源和接收器两侧的差动对的每个脚/电源上分别加入电容（参见图1），能够有效地实现介面连结的交流耦合。电容将有效地阻挡连结上任何直流电位的偏置，这样就成功的隔离接收器与资料源以及它们与自身的电源。通过这些相同的电容实现的任何直流电位的隔离，实际上只让更高频率（大于1MHz）的交换内容通过电实体介面连结。在此情况下，串列化讯号本身实际上是在与LVDS电气电位（+/- 350 mV）类似的差动电位上进行交换的。与其他类型的介面相比，这一较低的差动摆幅电位会带来相对更低的功耗和EMI效能。

图1：双线串列介面。

数量减少的互连

在这款新产品中采用了两种方法，大幅度减少了互连的数量：
* 嵌入式时脉
* 较宽/大的串列比
　　
高达24位元的并行资料和时脉输入串列器（DS90C241）。串列器将并行资料转换成串列化资料（24:1），使其能够通过低成本的铜互连线构成的差动对（双线）进行发送。除并行资料外，时脉（CLK1和CLK0）和其他维持直流平衡和连结完整性（DCB和DCA）所必须的附加位元也与实际的资料位元一起被串列化（参见图2）。将时脉嵌入到资料中，能消除当资料和时脉在解串器一侧被恢复时，可能会产生和引起资料错误的时脉到资料边沿歪斜问题，并从中获得关键性的好处。

随机数据锁定和热插拔

此款产品的另一个独特之处，在于不像其他的介面解决方案那样必须在解串器一侧使用一个参考时脉，来对嵌入式时脉讯号进行识别和/或解码。其解串架构具有一项独特的优点，那就是无需在解串器中使用任何参考时脉，就能锁定所有随机数据模式（RDL，随机数据锁定）。RDL特点为实现另一项终端用户的优势"热插拔"创造了条件。"热插拔"的特点能够促使解串器重新锁定到电缆连接和断开时可能出现的断开后有效、断开无效和断开的串列化资料流程。在此情况下，不需要任何特殊的时脉训练模式或介面连结的特殊初始化序列，介面就能容易地重新锁定。
　　
交流耦合和直流平衡

由于整个介面连结是交流耦合的，因此介面连结必然很容易受到引起1或0非平衡密度的直流电荷的影响。连续的1或0会在连结上建立潜在的直流电位电荷，这会妨碍一个状态（1或0）到另一个状态的正确转换，从而导致出现资料错误。这一种效应也被称作ISI，符号间干扰2。因此，为了降低ISI效应，国家半导体新的介面产品中采用了一种整合的直流平衡演算法。

长距电缆驱动

为了能够在10公尺的电缆驱动长度下，得到高达1Gbps（或840Mbps）的频宽，必须在电缆的末端得到干净并且较大的"眼图张开度"（"Eye" openings），以确保接收解串器能可靠地恢复资料。过量的抖动和电缆引起的讯号损失2等因素都会阻止"眼睛"张得更大。通过对串列器中的PLL（锁相环）进行精确的设计能减小或消除过量的抖动。为了克服由电缆负载所引起的讯号损失，因此采用了一项被称为预放大2的技术，其本质上是在串列化资料流程的开关转换处对讯号进行过驱动/提升处理。