微波EDA网,见证研发工程师的成长!
首页 > 应用设计 > 消费类电子 > 非压缩数字视频传输系统的设计

非压缩数字视频传输系统的设计

时间:03-06 来源:电子设计应用 点击:
引言

  现在,国际上基于各种算法的数字视频传输标准已有很多,但压缩编码会对视频信息带来不同程度的损失,当压缩比高(数据传输速率低)时,图像失真严重,容易出现马赛克及块效应现象。在电视台内部等要求高清晰度的场合,这种失真是不允许的。因此,本文介绍了一种全数字、无压缩多路数字视频光纤传输系统,可实现2路视频和4路音频信号的同时传输,且容易实现,传输性能好,总体性价比高。

  系统设计方案

  一般情况下,在非压缩视频传输系统中,通常先把视频信号经编码、复接、电光变换之后,再经光纤传输到目的地,然后经光电转换、分接、解码等处理,还原成原始的视频信号。对于单路视频传输系统,复/解复接系统一般用通用的复/解复接芯片来实现,但如果系统要传输多路视频信号,现有的复/解复接芯片是不能独立完成的。以本设计要求为例,需要满足2路视频和4路音频的同时传输。每路视频信号采用12位量化,2路视频则需要24路的数字信号,而HDMP1032芯片最多可扩展为17路数据复/解复接传输,这还不包括4路音频转换为数字信号所占用的数据位,因而仅仅通过单个复/解复接芯片不能满足要求,必须采用多次复/解复接才能完成设计。本文介绍一种基于HDMP1032/1034串行/解串行芯片,采用二次复/解复接实现多路数字视频/音频/数据在一根电缆或光纤上传输的方案,原理框图如图1所示。

  图1系统设计原理框图

  图2 HDMP1034A(Rx)接收端时序图

  关键技术

  本设计采用二次复用的方法传输2路视频信号、4路音频信号。二次复用的思想类似于脉冲编码调制。在发送端,多路模拟视频/音频信号经ADC转换为多路数字视频/音频信号,为了减轻复接单元的压力,首先将多路数字信号分别通过一个合路器进行一次复用,复用为1路或几路较高速并行数字信号,然后再将其送到复接单元G-Link进行二次复接,得到高速串行数字信号;在接收端,高速串行信号首先经过分接单元进行一次解复用,得到较高速多路并行数字信号,然后分别经分路器进行二次解复接恢复为多路数字视频/音频信号,再通过DAC转换为多路模拟信号。整个系统的同步主时钟由一个32.768MHz的晶振提供。二次复/解复接由HDMP1032/1034串行/解串行芯片来完成,所以主要设计的是信号的一次复/解复接部分。由于4路音频信号最后合为1路串行信号进入HDMP1032/1034芯片组,所以4路音频复/解复接的时序是整个系统的关键。

视频信号的处理

  首先,分别对视频和音频信号进行量化复接。两路视频经过A/D转换后,采用12位量化后输出24路数字信号,取样速率为16.384MHz,然后经过2:1的复接器。复接的具体做法是第一路A/D转换量化后的第一位A0与第二路A/D转换量化后的第一位B0复接为TX0,第一路A/D转换量化后的第二位A1与第二路A/D转换量化后的第二位B1复接为TX1,依此类推,24路视频信号复接为12路并行数据TX0、TX1、…、TX11进入HDMP1032。由于每路信号速率为16.384Mbps,故复接后信号速率为32.768Mbps。在接收端,HDMP1034仍然输出12路视频数字信号,然后通过两个反相时钟分别解出两路视频。

  音频信号一次复接的实现

  本设计中音频信号的采样频率为32KHz,量化精度为24位,同时进行AES3编码,转换后的单路音频码流速率为4.096Mbps。4路音频TXP0、TXP1、TXP2和TXP3经ADC转换后,通过4:1数据选择器复接成1路速率为16.384Mbps的串行数字信号TXA,这个过程是通过主时钟的4分频(F1)和8分频(F2)两个时钟的4种组合、利用时分复用的原理完成的。

  作为扩展需要, TXA与一路外部扩展信号EX用16.384MHz时钟进行2:1的复接,最终得到速率为32.768Mbps的信号TXAE。这与视频信号的速率相等,保证了输入HDMP1032芯片的各数据流速率一致。在接收端,同样用音频一次复用时采用的时钟F1和F2将4路音频信号恢复出来。

  高速串/并转换的实现

  设计中视频/音频信号的串行传输通过HDMP1032/4A芯片组完成。HDMP1032/4A芯片组可实现高速数据链路的点对点通信,在使用中,它可以看成传送数据和控制字的"虚拟带状电缆"接口。载入Tx发射芯片的并行位可以经过一个同轴电缆或是光纤链路串行信道到达Rx接收芯片,并在Rx恢复为最初的并行格式。

  在发射端,HDMP1032内部的锁相环(PLL)和时钟发生器用来产生发射芯片工作所需要的全部内部时钟。通过所需的并行码率设置控制信号TXdiv1/0的选择,PLL锁住TXCLK输入的时钟,经CIMT编码后扩展为20位(16位码位+4位编码位)。锁相完成后,芯片开始接收并行码率在TXdiv1/0设定范围内的信号。又根据控制位的状态,决定信号类型、进行编码复接、串行输出。

在接收端,高

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top