用于系统级芯片的纳米晶非易失性存储器

此外，分离栅架构通过两种方法减小闪存模块面积：首先，1.5T位元将位元的读侧和编程侧分开，允许在数据位线上利用高性能低电压晶体管作为在存储器阵列上的选择晶体管，可以减少非存储器晶体管占用的面积；其次，所有闪存相关的操作，即编程、擦除和读操作都可以使用单极电压来执行，对基于N沟道的闪存用正电压，这样就减少电荷泵站用的硅片面积。基于这些1.5T位单元的阵列设计一直在基于浮栅的存储器中很受欢迎，但是基于纳米晶的1.5T位单元具有额外的优势，可以在电荷存储区之上提供独立的栅控制(控制栅)，实现更低密度和更快读取的性能优化。

32纳米可扩展性

将纳米闪存缩小到32纳米以及以下尺寸的关键是获得纳米晶尺寸的高度一致性，以及改善覆盖纳米晶的沉积介电材料的质量。纳米晶尺寸的一致性取决于纳米晶生长参数，可以进行优化获得纳米晶尺寸的紧凑分布。覆盖纳米晶上面的沉积介电材料的质量可以通过采用不同的广为人知的方法来大大地提高，例如高温退火、氮的结合、沉积速度调整等等。对于1.5T器件，将薄的氧化物用于选择栅，通过降低短沟道效应可以帮助缩减到32纳米以及更低。

本文小结

总之，人们将硅纳米晶作为在微控制器中集成非易失性闪存的电荷存储介质进行了研究，现在制造工艺已经足够成熟，重复的纳米晶生长已经不是问题。使用纳米晶实现的优势包括改善可靠性和减小硅片尺寸，这些都使其成为下一代嵌入式微控制器的一个非常具有吸引力的选择。当前的工作是优化满足客户对性能和可靠性要求的阵列架构，以及基于硅纳米晶微控制器的产品化。

作者：

Erwin J. Prinz

Erwin.Prinz@Freescale.com

Gowrishankar Chindalore

G.Chindalore@freescale.com

Ko-Min Chang

Ko-min.Chang@freescale.com

飞思卡尔半导体公司