基于PCI总线的雷达视频采集方案

信息,这一部分的处理在图5的head模块中实现;视频量化深度为8位,并行推入FIFO为16位,这就需要将数据移位合并,这个过程在body模块中通过两个8位D触发器阵列实现;在主脉冲前沿需要将帧头信息插入,这个逻辑控制通过clk模块中的一个状态机实现。状态机的转移图如图6所示。

　　状态机的时钟为数据推入时钟d_merge_clk,状态转移通过主脉冲mainpulse_syn和帧数据时钟d_pack_clk控制,其中d_pack_clk通过d_merge_clk二分频得到。通过mainpulse的上升沿判断进入新的一帧数据,通过d_pack_clk的前两个时钟周期(head_sel=1,2)插入帧头。状态机的逻辑仿真如图7所示。
　　对于双FIFO的乒乓操作,也是通过一个状态机实现的。状态机转移图如图8所示。
　　状态机的时钟为d_merge_clk,通过主脉冲mainpulse_syn控制状态转移,对FIFO1和FIFO2进行轮询操作。状态机的逻辑仿真如图9所示。

图6 数据帧的时序状态控制

图7 数据帧的时序状态机的逻辑仿真

图8 双FIFO的兵乓操作状态控制

图9 双FIFO的乒乓操作状态控制仿真

　　本文论证了雷达视频实时数据采集的实用性和可行性,并提出了一套切实可行的方案,对方案中的关键点作了必要的阐述。此项技术的推广,无疑将提高雷达视频终端的兼容性、可移植性和通用性。

参考文献

1 郑 渝.基于帧结构的雷达终端软件化的研究.北京:清华大学电子工程系,2002
2 马晓岩.雷达信号处理.湖南:湖南科学技术出版社, 1999
3 曾繁泰. PCI总线与多媒体计算机. 北京:电子工业出版社,1998