一文看懂龙芯3号开发全过程，这15年都经历了啥？

达到6-7分，是3A1000的3倍左右，尤其是以STREAM测试表征的访存带宽大幅度从3A1000的不到1GB/s上升到10GB/s，与市场主流处理器基本持平。在基于龙芯3A2000的桌面终端上进行各种办公应用，觉得流畅多了。有部分芯片在较高电压下运行不稳定，当时并没有引起重视。

2015年5月，经过ATE测试台成测的一批芯片回来测试，发现功能测试结果与ATE测试台测试结果不一致，即部分芯片通过ATE测试后功能还是不正常，这是3A2000完成产品化的严重障碍（即通过测试后提供给客户的芯片中有一部分可能是坏的）。通过调整ATE向量，ATE测试与功能测试的一致性增强，但还有部分芯片不完全一致，总体感觉N管偏快的工艺稳定性明显增强。为了更好地分析原因，6月初请厂家把第一次流片中6个hold的晶圆调整工艺角开始生产。

经过继续深入的分析，发现两个明显现象：一是N管偏快的芯片稳定性好很多，ATE测试和功能测试比较一致；二是通过改善主板电源稳定性，有利于芯片稳定。虽然机理不是很清楚，但在当时巨大的市场压力下（采用引进技术的CPU到处攻击龙芯性能不行，要求有关自主化应用放弃龙芯，使用引进技术的CPU），决定结合已有的现象进行改版流片，一是更换定制的电容更大的DECAP替换厂家提供的DECAP以抑制动态压降（定制的DECAP电容比厂家提供的DECAP电容提高一个数量级），这会带来抗ESD能力下降的风险，但我们经过分析觉得风险不大（事后流片回来进行了ESD实验，抗2000V人体模型没问题）；二是根据负责全定制工作的钟石强的建议调整了定制寄存器堆的字线和位线配合时序（增加了20ps左右的裕量），因为仿真发现N管偏快有利于定制的寄存器堆字线和位线时序配合，与实验现象符合。3A2000的第一次改版只改了6层掩膜板，于9月初完成改版设计并交付流片。

2015年11月初，6个调整工艺角的芯片回来，经过大量的ATE测试和功能测试，确定寄存器堆是部分芯片功能不稳定的主要原因。ATE测试发现不同工艺角芯片的寄存器堆MBIST测试在1.30V到1.50V的不同电压下出错，功能测试出错电压则比寄存器堆低100-150mV，有较强的一致性，但机理仍不清楚。

2016年1月11日下午下班前，我跟范宝峡、苏孟豪在讨论苏孟豪通过JTAG通路（这是预留的除了正常的ATE测试外的另外一条测试通路）以Scan Collar方式测试寄存器堆没有发现错误的问题，并了解到杨旭审查版图发现写端口的位线的延迟在其它端口写相反值及读端口旁路读时是最差情况，我马上叫苏孟豪用最差情况向量通过JTAG端口进行测试，很快就复现了寄存器堆出错的问题并经过进一步分析搞清楚了寄存器堆写出错的机理：在寄存器堆写端口写入过程中，要求位线比字线先到，字线与位线之间保持必要的延迟差才能保证写入的正确性，但在位线负载大时（其它写端口写相反值及其它读端口读旁路）位线延迟变大，字位线延迟差太小，导致写寄存器堆出错。提高电压会进一步减少字线与位线的延迟差，因此更容易出错。

真是柳暗花明，困扰我们大半年的3A2000产品化问题终于搞清楚了，尤其是这说明我们在2015年9月份在机理不清楚情况下的改版是正确的。而且这个测试向量提供了一种在已有芯片中把不稳定的芯片筛选掉的办法，这是龙芯3A2000产品化过程迈出的重大一步。