好处理器是怎么造的？英特尔制造流程揭秘

011年开始，将晶体管打造成小型塔状物，它被称之为鳍形场效应晶体管，或者简写为FinFETs。"我们的首个FinFET不是狭长笔直的，它更像是个梯形。" Bohr语带失望--梯形比矩形更占地方。他骄傲地指着最近用电子显微镜拍摄的照片表示，"这些更薄而且更直，"图片上显示了两条直的黑色阴影看起来很神秘地浮现在浅灰色的底色之上。照片看起来很像牙科的X光片，英特尔的员工称之为"宝贝的照片。"

缩小晶体管的尺寸只是挑战的一部分。另一个挑战是管理大量的、更复杂的连线矩阵，纵横交错的连线将一个晶体管同另一个连接在一起。至强处理器配备了13层铜导线，有一些比单个的病毒还要细，是通过在玻璃上蚀刻出的细槽沉积金属形成的。虽然晶体管的体积越小效率越高，但是电线却没有这种特性。它们越小，传导的电流越少。

负责至强E5布线的是Kevin Fischer，这位英特尔的中级工程师从2009年年初坐在自己位于俄勒冈州的实验室里开始就有一个简单的目标：调整两个最密集的布线层--被称为Metal 4和Metal 6之间的连接。45岁的、拥有美国威斯康星大学麦迪逊分销电气工程博士学位的Fischer采用了英特尔的研究人员经常使用的方式--翻查学术文献。英特尔已经使用了铜，这是导电性最好的金属之一，所以他决定把重点放在提高绝缘性或者介电材料上，它将使通过导线的电流流动放缓。一个选择是使用新的、更有弹性的绝缘材料，以此减少阻力。但是Fischer建议干脆不要用玻璃。他好像对自己的优雅方案感到震撼，他表示，"空气是终极的电介质。"这种做法奏效了。Metal 4和Metal6之间的连接速度现在提高了10%。

芯片设计主要是一个布局的问题。从英特尔PC部门退休了的工程师Mooly Eden表示，"这有点像设计一个城市。"但是用城市设计进行类比还是降低了困难的程度。芯片设计师必须将相当于全世界人口数量那么多的晶体管放在1平方英寸的面积里--安排好一切，让计算机能够以每秒30亿次的频率使用每个独立的晶体管。

芯片的构造块包括内存控制器、高速缓存、输入/输出电路以及--最重要的部分--内核。你在上个世纪九十年代拥有的奔腾III芯片中，通过提高时钟频率--计算机每秒钟内能够打开或关闭其晶体管的次数--通常能够让芯片更快。十年前，时钟频率最高能够达到4GHz，或者是每秒40亿次脉冲。如果芯片切换的速度再快一些，硅晶体管就会过热并出现故障。芯片行业对这个问题的答案是增加内核，本质上只在芯片内增加小的芯片，这些小的芯片能够同时运行，就像快艇上的多个舷外马达。按照计划新的E5有高达二十二个内核，比之前的版本多了六个，它将在英特尔设在以色列Haifa市的开发中心进行设计。

让芯片变得更快的另一种方法是增加只做一件事，但做的速度非常快的电路，也就是定制化。E5中大约有25%的电路是专门用于（除了其他任务外）压缩视频和加密数据的。E5上还有其他的特殊电路，但是英特尔不能谈论它们，因为这些都是为了该公司最大的客户创造的，也就是所谓的Super 7：谷歌、亚马逊、Facebook、微软、百度、阿里巴巴和腾讯。这些公司采购（通常自己组装）配备了至强处理器的服务器，采购的数量以数十万计。如果你购买戴尔或者惠普配备了至强处理器的服务器成品，里面的至强处理器将包含你无法使用的技术。Bryant表示，"我们将（云客户）独特的功能整合进产品，只要这种做法不会让模具变得太大，成为其他所有人的成本负担就行。" Bryant表示，"当我们将它发货给客户A的时候，他将会看到它。客户B将完全看不到这些功能。"

英特尔的架构师（最高级的设计师）花了一年的时间，同客户以及俄勒冈州的研究人员密切配合制定规范，这份几千页的文档非常详尽地描述了这款芯片的功能。将这些规范转换成包含基本逻辑指令--例如AND、OR和NOT的软件代码，然后再将其转换成单个电路的示意图还需要再花一年半的时间。最后就到了这个流程中最后也是劳动最密集的一个环节--光掩膜（mask）设计，这个环节涉及到如何将电路放入物理布局之中。布局最终转化到光掩模之上，这是用来在硅晶片上蚀刻图案的模板，最终蚀刻好的晶片将被生产成为芯片。对于E5来说，光掩模设计师们工作在印度的班加罗尔和科罗拉多州的科林斯堡，他们使用计算机辅助设计程序绘制多边形来表示每个晶体管，或者从某种数字图书馆里复制之前设计的电路。英特尔的资深光掩模设计师Corrina Mellinger表示，"你必须具备用三维模式想象你的工作。"

和英特尔公司里绝大部分技术工作不同，光掩模设计并不需要工程方面的高级学位。这项工作更像是一门