华虹设计采用多种Cadence解决方案用于高级半导体设计

Cadence设计系统公司日前宣布上海华虹集成电路有限责任公司（以下简称华虹设计）已经采用多种Cadence解决方案及服务，为中国快速发展的电子市场设计高级芯片。华虹设计之所以采用Cadence的技术，是看中其技术实力，包括可制造性设计（DFM）的低功耗与模拟/射频产品，以及Cadence的技术支持服务的优势。

华虹设计目前已经获得Cadence多种产品与解决方案的使用权，包括Cadence Incisive 功能验证、Encounter 数字IC设计、Virtuoso 定制设计、Allegro SBP协同设计和DFM技术，用于设计、检验与实现高级低功耗及混合信号芯片和系统，面向中国的特定应用市场。华虹设计还采用了开放式验证方法学（Open Verification Methodology ，OVM）作为高级芯片验证的框架。此外，Cadence将会为华虹设计提供培训与设计服务，加快其技术应用速度，并提高设计效率。

"在90纳米及更高级的工艺下器件设计的复杂性对新级别的工具和流程提出了需求，"华虹设计IC设计总监季欣华说。"Cadence提供了集成的端到端解决方案、方法学与服务，在竞争极为激烈的中国半导体市场，这对于确保诸如多媒体SoC等新一代芯片设计的设计可预测性和效率至关重要。"

"Cadence很高兴能够帮助华虹设计，解决新一代的设计与生产难题，"Cadence中国区总经理刘国军说。"它再次表明了我们用低功耗、混合信号与高级节点设计的尖端技术解决方案与服务不断推进中国的设计能力的不懈承诺。"