面向5G无线通信技术的Massive MIMO原型验证系统

出一个启动脉冲来实现。该启动脉冲信号（源触发信号）在主设备的一个输出端口上被引出，并输入至PXIe-6674T中放大，然后传递到OctoClock模块，并沿着电缆向下分布到系统中的各个NI 2953R设备（包括主设备自己），它的主要作用为设置参考时钟边沿以用于各个NI 2953R发射和接收时同步启动采集。

初步测试结果显示在此同步架构下，参考时钟偏移在100 ps以内，触发偏移在1.5 ns以内。

C、上下行链路的数据处理流程

对于上行链路，系统中的8个NI 2953R的16根天线采集到的射频信号经过射频通道的低噪声放大、下变频和ADC采样量化后被分别送入到各个NI 2953R的FPGA中进行下采样、频率偏移校正、IQ信号校正和FFT，之后压入P2P FIFO或本地FIFO中以用于传递到相应模块进行后续处理，如信道估计，信号检测等。

图8、上下行链路的数据处理流程

对于下行链路，数据首先由控制器传递到MIMO预编码模块进行预编码，然后通过带宽合并和天线拆分模块分发到8个NI 2953R，在各个NI 2953R的FPGA中进行OFDM调制、频率偏移校正和IQ信号校正，校正过后的数据再被送入到各个射频通道进行数模转换和上变频最后通过天线发送出去。

3、系统的实测结果

系统的实测结果如图9所示。图中展示了在LabVIEW Communication下的程序前面板框图，从图中可以看出，当前有一个用户在发送上行数据，数据调制方式为16QAM，由于没有其它用户干扰，星座图的星座点较细系统性能较好。

图9、LabVIEW Communication下系统实测结果

4、结论

NI技术通过LabVIEW系统设计软件以及USRP^TM RIO和PXI平台的组合正在彻底革新高端科研系统的原型设计方法。文中结合具体实例介绍了一种搭建大规模多入多出（MIMO）系统的可行方法来进一步推进5G的研究。该应用程序框架中使用的各种NI技术的独特组合实现了大量无线电设备在时间和频率上的同步，而且PCI Express技术也提供了以15.7GB/s速率上下行传输和汇集I-Q信号所需的吞吐量。层次化的设计，各部分功能模块相对独立，具有较强的可扩展性。FPGA的数据流设计方式简化了物理层和介质访问控制层上的高性能处理，系统的核心算法如OFDM调制解调、信道估计与MIMO检测等均在高性能的FPGA端完成，满足实时处理的要求。

为保证这些产品能满足无线技术研究人员的特定需求，NI正在积极地与行业领先的研发人员和国内外世界名校进行合作。这些合作推动了一些研究领域取得令人兴奋的进展，同时也促进了需要和正在使用大规模MIMO应用程序框架等工具的工程师和科研人员之间的方法、IP和最佳实践共享。

参考文献

[1].    L. Erik, "5G Massive MIMO Testbed: From Theory to Reality", Oct 01, 2014. http://www.ni.com/white-paper/52382/en/

[2].    J. Vieira, S. Malkowsky, K. Nieman, et al. "A flexible 100-antenna testbed for Massive MIMO", (2014) IEEE Globecom 2014 Workshop - Massive MIMO: From Theory to Practice. http://lup.lub.lu.se/record/4857731