面向5G无线通信技术的Massive MIMO原型验证系统

的系统框图如图5所示。

图5、Mini Massive MIMO原型验证系统框图

系统主要由NI PXI机箱和软件无线电节点USRP^TM RIO组成。其中，USRP^TM RIO实际使用为NI 2953R，其内部包含一个可编程（Xilinx Kintex-7）FPGA和两个40MHz 带宽的RF收发器，中心频点可配置在1.2-6GHz的频段范围内，最大的信号发射功率为15dBm，表1给出了NI 2953R的详细硬件参数。

表1、NI 2953R的详细硬件参数

图中，高性能嵌入式控制器PXIe-8135插于PXIe-1085机箱的第1个插槽，定时和多机箱同步模块PXIe-6674T插于第10槽，8个NI 2953R分别通过PXIe-8374或PXIe-8262接口板卡连接到PXIe-1085机箱的其它8个插槽，从而每个NI 2953R能够以最大800MB/s的速率将数据汇集到PXI机箱并通过机箱背板进行板间数据交换以实现软件无线电节点间、软件无线电节点与PXIe-8135控制器间的数据传递。

由于所搭建的Mini Massive MIMO原型验证系统是TDD系统，且采用简化的LTE无线帧格式和使用OFDM无线传输技术，考虑到系统的可扩展性和系统未来带宽的增加（如引入载波聚合等先进技术），同时为满足系统速率要求和有限资源限制，Mini Massive MIMO在设计时考虑将整个系统划分为多个子系统（并保留相关数据接口），每个子系统由8个NI 2953R和其对应的1个PXIe-1085机箱组成，负责处理分配给当前子系统的固定带宽的数据，因而图3所示的Mini Massive MIMO系统框图实际仅为一个子系统的系统框图，需要注意的是，除了所处理的数据所在频带不同外，各个子系统的结构与各部分功能均完全一致。

此文主要针对当前子系统（即16*2 Mini Massive MIMO系统）进行介绍。根据实现功能的不同，16*2的Mini Massive MIMO系统中的8个NI 2953R被划分为不同的功能模块，如图4所示，它们分别是天线合并模块、带宽拆分模块、信道估计模块、MIMO检测模块、射频通道校准模块、MIMO预编码模块、带宽合并模块和天线拆分模块。其中，天线合并模块和天线拆分模块分别负责汇聚来自各个天线的数据和将数据分发至各个物理天线，带宽拆分模块负责将该子系统中整带宽的数据划分成不同子带并分配至其它子系统，带宽合并模块负责汇聚其它子系统传输过来的子带的数据，MIMO检测模块和MIMO预编码模块则是分别负责对该子系统所负责的子带数据进行检测译码和预编码。

图6、系统功能模块划分

对于上行链路，接收到的数据首先会汇聚到天线合并模块，然后由天线合并模块传递给带宽拆分模块进行数据的按带宽划分以分配给不同的子系统，各子系统的信道估计模块接收到来自带宽拆分模块的数据后进行信道估计，并将估计出的信道信息传递给MIMO检测模块以用于用户数据的检测；同样的对于下行链路，要发送的数据首先由控制器传送给MIMO预编码模块，MIMO预编码模块根据信道估计模块和射频通道校准模块的信息对数据进行预编码后将已预编码的数据传递给带宽合并模块，以合并其它子系统所处理的带宽的数据从而形成整带宽数据，最后整带宽的数据将会被传送给天线拆分模块以实现所要发送的数据被分配至各个实际的物理天线进行发送。

2）、软件部分

系统的软件部分包括FPGA程序与上位机程序，其中，FPGA程序运行于NI 2953R上，主要完成接收信号或发射信号的下、上变频，模数、数模转换以及硬件部分所述的模块功能，信号处理流程见图8。

上位机程序主要负责设置系统的相关参数、配置各NI 2953R、产生所需发送数据或显示系统接收到的数据以及启动或停止系统的运行。其中系统相关参数包括：系统的载波频率，发送功率，采样率，调制方式等等，如当前系统的载波频率为4.1GHz，采样率为15.36MS/s，调制方式为16QAM。

B、系统时钟和触发信号的产生和分配

参考于NI 基于PXI和USRP RIO的可扩展大规模MIMO系统的时钟连接，Mini Massive MIMO系统的时钟和触发信号分发网络如图7所示。

图7、Mini Massive MIMO系统的时钟和触发信号分发网络

系统采用OctoClock模块构建时钟和触发信号分发网络，系统的触发信号和源时钟信号从PXIe 6674T引出后输入到OctoClock模块进行路由和分发，而后OctoClock模块输出端的8路时钟信号和8路触发信号分别通过等长的传输电缆输入到8个NI 2953R以确保系统各个NI 2953R的时钟与触发信号的同步。源触发信号的产生是通过设定主NI 2953R然后在主NI 2953R中以软件触发的方式发