锂离子电池管理芯片的 研究及其低功耗设计 — 锂离子电池管理芯片的电路实现

4.1混合信号电路的设计流程

图4.1.1是混合信号VLSI的top-down详细设计流程。对于前端（Front-end）设计，有全定制、半定制和基于标准单元这三种主要设计方法。基于标准单元的设计方法中，需要先对模块进行完整清晰的定义，然后进行RTL编码和可测性设计，再对整个芯片设计进行验证。采用逻辑综合器，将RTL描述转换成门级描述，而门级描述与所选工艺的标准单元库密切相关。为了跳过这个综合设计阶段，可以从电路结构设计开始，采用SPICE模拟以确定延迟和功耗在预算之内，然后产生一个门级网表来完成后处理任务（如插入扫描测试缓冲器来调整时钟偏差等），再接下来的整个设计流程和综合设计中的类似。

需要指出的是，在IC行为级模型阶段，模拟电路单元需要考虑四种因素：行为、电路结构、模型和功能。考虑功能的目的在于检查包括模拟单元在内的系统的连接性，行为考虑则对功能设计验证有帮助，事实上，行为因素仅仅需要在分析瞬态模型中，它只对稍大电路模块的验证有效，所以并不需要DC或AC模型。在上述因素中，SPICE级的电路结构代表了电路真实性能，而行为描述只给出了单元的功能特点。

从整个晶体管级描述到最后版图生成，是后端设计（Back-end）所包涵的内容，即后端综合和布线优化。这个设计阶段也被称为物理设计阶段，广义地这个阶段包括物理设计、模拟和验证。在混合信号设计中，可以分为两个设计流程：数字设计流程和模拟设计流程。

模拟设计流程需要版图设计、设计规则检查、电学规则检查和LVS比较。

通过LVS检查后，还要进行后版图验证，此时版图提取将考虑寄生效应所产生的寄生电阻、电容和电感等参数影响。后版图模拟对时序、功耗的验证很重要，对整个芯片验证也是不可缺的一步。

可以将后端设计中的数字部分视为模拟版图设计的一个附加步骤。在经过版图设计后，和模拟部分一起进行整个芯片的Back-end验证。Back-end设计的最后一个阶段中，便是在版图中加入I/O pad，保护环等。



图4.1.1中还给出了在设计各阶段所需要用到的设计软件。本章所涉及的是电路的设计部分，而功能、性能验证和版图设计都将在下一章讨论。

4.2控制电路设计

4.2.1控制电路

控制模块中，关键是是状态转换信号的生成，这其中有表示工作状态的逻辑信号输出，还有控制内部模块的功耗控制信号。显然，前者是由系统有限状态机所决定，而后者是由第三章所提出的功耗管理状态机所决定。下面，就这两方面分别加以阐述。

1有限状态机模型

系统有限状态机（FSM）如图4.2.1所示。



从图中可以看出，在相应条件下，系统能输出设计所要求的状态信号，控制CO及DO输出端信号。影响状态改变的参数如下：一是电压检测信号，有过充电电压检测信号V CU、过充电电压释放信号V CL、过放电电压检测信号V_DU和过放电电压释放信号V_DL；二是VM端过流检测信号，包括过流1检测电压V_IOV1、过流2检测电压V_IOV2、负载短路检测电压V_SHORT和非正常充电检测电压V_CHA；三则是延时时间参数，有过充检测延迟时间t_CU、过放延时t_DL、过流1延时t_IOV1、过流2延时t_IOV2等。

在如图4.2.1所示的各个状态下，输出端CO、DO信号为：

①正常状态：DO=CO=1

②过充状态：DO=1；CO=0

③过放状态：DO=0；CO=1；VM→V DD

④放电过流状态：DO=0；CO=1；VM→V SS

⑤非正常充电电流状态：DO=1；CO=0；

⑥零伏电池充电抑制：DO=0；CO=0；

⑦Power Down状态：DO=0；CO=1；I DD =I PDN

2控制逻辑设计

控制逻辑（Control Logic）电路是芯片的关键部分之一，电路的延时和相应的逻辑控制都在这部分实现，功耗管理的控制逻辑也包含在这个模块中。

1）模块I/O端口说明图4.2.2给出了逻辑控制模块的框图，表4.1和表4.2给出了模块的功能说明以及各端口的定义。

2）延时信号设计

从前面系统功能分析可知，芯片的控制精度不仅取决于检测电压精度，还和延时控制密切相关。保护功能实现过程中，需要过充、过流2、过流1和过放这四种不同的延时控制，四种延时信号的选择原理如图4.2.3所示。



图4.2.3中，当计数器触发工作后，输出周期不同的连续方波信号。方波前半个周期为延时时间，延时结束后计数器输出端由"0"跳变为"1"，该跳变信号为有效的延时控制信号。计数器延时输出到图中的保持电路Hold后，通过Hold电路将跳变信号锁定，从而可以使电路经过延时后，达到控制DO或CO端翻转的目的。图中，分别与Hold相接的NOR5～NOR8可看作具有置位端B的反相器，其作用是选择有用信号将其从A端传到Y端，而屏蔽无关信号，防止误动作。

在整个电路中，Hold起锁定延时控制信号的作用。图4.2.4为Hold电路的内部原理图和电路符号表示。



图4.2.4中，电路输入端为A，RB，输出端为Y、YB.电路输入和输出的逻辑关系如下：当RB=0时，Y=0、YB=1，Y、YB与A无关；当RB=1时，只要输入端A为高电平，Y即可输出稳定的高电平，YB输出稳定的低电平。即信号锁定后，Y、YB与信号A无关。

3）保护功能实现