TMS320TCI6612/14 助力小型蜂窝基站实现高性能

涡轮解码

LTE – Mbps @ 6144 block size, 6 iterations

WCDMA – Mbps @ 5114 block size

涡轮编码

LTE/WCDMA 1.6 Gbps

维特比解码器

>38 Mbps (K = 9) Mbps

耙式搜索加速器

每周期 32 位倍增

WCDMA 解扩

可在 8 路径下支持 256 个 AMR 用户

WCDMA 扩频

采用 2 组无线电链路支持 256 个 AMR 用户，并在 1 Gbps 下支持 1.5 分集数据包

网络协处理器

2.8 Gbps

BCP

LTE – DL 2.2 Gbps, UL 1.1 Gbps

WCDMA – DL: 800 Mbps, UL 400 Mbps

TCI6612 与 TCI6614 的协处理器

随着无线标准的演进和相关实施的标准化，TI 无线 SoC 的每一次演进都让协处理功能更加丰富，这可帮助我们的客户在实现更高性能基站解决方案的同时降低功耗与成本。TI 将 DSP 与 ARM 核同协处理器一起集成的 SoC 策略是实现无线基站 SoC 设计的最高效最经济的方法，其将继续保持市场领先解决方案的地位。TI 各种协处理器无需外部 FPGA 与 ASIC，便可实现 3G 与 4G 基站的高性能。

TCI6612 与 TCI6614 具有多个专用高性能嵌入式协处理器，可执行无线基站应用常见的密集型信号处理功能。这些协处理器具体包括：4 个增强型维特比解码器协处理器（VCP2_A、VCP2_B、VCP2_C 以及 VCP2_D）、3 个第三代涡轮解码器协处理器（TCP3d_A、TCP3d_B 以及 TCP3d_C）、涡轮编码器协处理器 (TCP3e)、3 个高速傅里叶变换协处理器（FFTC_A、FFTC_B 和 FFTC_C）以及 1 个位速率协处理器。将其结合在一起，可显著加速通道编码／解码运算。SoC 中另外还包含有 4 个紧密耦合的耙式／搜索加速器 (RSA)，可用来实现协助芯片速率处理的码分多访问 (CDMA)。

提供完整的多核优势

TCI6612 和 TCI6614 SoC 建立在 TI KeyStone 多核架构基础上。KeyStone 是第一款可实现完整多核优势的架构，可对所有处理内核、外设、协处理器以及 I/O 实现顺畅访问。并可实现完整多核优势的创新技术，其包括 Multicore Navigator、TeraNet、多内核共享存储器控制器 (MSMC) 以及 HyperLink 等。

BCP 架构

Multicore Navigator - TI Multicore Navigator 是一款基于数据包的创新型管理器，可对 SoC 上各个子系统间的连接进行控制与抽象。Multicore Navigator 提供支持通信、数据传输以及任务管理的统一接口，可实现支持更少中断与更简单软件的更高系统性能，堪称"放弃即忘"的典范。Multicore Navigator 的优势包括：

TeraNet - 是一种分层交换结构，结合在一起可在 SoC 内部为数据传输提供大于 2 兆兆位的带宽。这样事实上可以保证内核或协处理器不会缺乏数据，可实现应有的处理性能。由于该交换结构是分层的，并非扁平结构，因此闲置状态下的整体功耗非常低，可以支持最小化系统时延。而且低时延正是新一代基站的重要要求。

多核共享存储器控制器 (MSMC) - TI TCI6612 和 TCI6614 采用独特的存储器架构，可提高性能。TI 多核共享存储器控制器 (MSMC) 可让内核直接访问共享存储器，无需占用任何 TeraNet 带宽。MSMC 可在内核与其它 IP 模块之间判断对共享存储器的访问，可消除存储器争用。代码共享存储器访问可为代码及数据提供高效率的预读取机制，其时延非常接近本地 L2 访问的时延水平。

TI TCI6612/TCI6614 的 DDR3 外部存储接口 (EMIF) 是一个支持 8GB 可寻址存储空间的1,600 MHz 64 位总线。该 DDR3 EMIF