微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 可堆叠式架构分歧

可堆叠式架构分歧

时间:01-15 来源:EDN 点击:

  设计者已经在使用广泛发布的以25GT/s运行的第一代PCIe,以5GT/s运行的第二代PCIe,以及来自PLX Technology等供应商的交换机,以便在基于PCI/104 Express的可堆叠/SFF系统内构建高性能互连结构。PCI/104-Express需要4个1道第一代PCIe链接,每个链接支持250 Mb/s,该速度是PCI/104使用的32位、33-MHz PCI带宽的两倍。也可以使用第二代交换机,因为它们能自动向下链接第一代PCIe链路。这一速度极大地提高可堆叠/SFF 系统输入/输出带宽,从而造就速度更快的结构。另外,它提供多达4条高速输入/输出通道,不需要像PCI/104 那样,共享单一总线的带宽。PCI / 104 Express还指定了一条16道PCIe链接,大大提高数据吞吐量,使之达到PCI 32/33标准的32倍多。

  设计者已经应用了其他输入/输出互连,如USB和GbE(千兆位以太网),但二者的数据吞吐量和时延都不及PCIe。比如,一个高速USB 2.0 连接器仅能提供40 Mb/s的速度,而最慢的第一代PCIe链路的传送速率为250 Mb/s。GbE 仅支持125 Mb/s的速度,而且还具有高时延,而最快的16道第二代PCIe链路的吞吐量可高达10 Gb/s。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top