PCI接口扩展卡的快速开发方案

摘要：介绍了PCI总线扩展卡的设计思路和方法，并结合一个多功能CAN通信I/O卡的设计实例，介绍了PCI总线扩展卡的软硬件设计流程，给出了一套快速可行的解决方案。

关键词：PCI总线 PLX9052 设备驱动程序 Windriver

随着计算机和控制技术的不断发展，很多工程人员都选用PC机作为控制系统的操作平台。为了能够和外部设备通信，PC机上提供了外置的USB、串口、并口及内置的ISA、PCI等接口。PCI总线接口速度快，系统占用率低，有完备的即插即用（PnP）管理体制，是目前计算机插卡式外设总线的事实标准。

笔者设计了一块PCI总线多功能CAN通信I/O卡，可以完成数字量I/O、CAN总线通信的功能。本文将根据笔者的实际经验，介绍PCI接口扩展卡的软硬件设计流程和一种快速开发方案。

1 PCI总线简介

PCI总线标准由PCISIG（PCI Special Interest Group）制定，该组织的成员有Intel、IBM、DEC等公司。目前PC机中使用的PCI总线标准主要以PCI2.0为主，其频率为33MHz，字宽为32bit，电源电压为5V。新版的PCI标准向下兼容，并支持66MHz时钟，字宽为64bit，电压为3.3V。

PCI总线是一种时分复用的双向应答总线，传输发起方称为主设备，接收方称为从设备。主设备用RFAME信号指示，从设备拉低它的DEVSEL线来表示响应传输请求。PCI总线的数据传输以帧为单位，每次传输由一个地址周期（Address Phase）和多个数据周期（Data Phase）组成，如图1所示。AD0～AD31首先给出本次传输的首地址，后面紧跟一个或多个32位（4字节）宽的数据，多个数据的地址自动递增。在地址周期，C/BE0～C/BE3这四根线的不同组合指示出在AD0～AD31上将要进行何种类型的操作，如C/BE0～C/BE3=0110表示存储器读，C/BE0～C/BE3=0011表示I/O写。在数据周期，C/BE0～BE3对应AD0～AD31上四个字节的使能。IRDY和TRDY分别表示主设备准备好和从设备准备好。在传输过程中，只有IRDY和TRDY同时有效，传输才能继续；否则插入等待周期，用于在不同速度的设备之间协调工作。

计算机的接口卡一般会用到I/O端口、存储器空间、中断及DMA等计算机资源。传统ISA接口卡通过更改跳线来避免多块卡之间的资源冲突，PCI接口卡则摒弃了硬件跳线，由软件统筹分配资源，这被称为即插即用。为实现此功能，PCI协议除了可以对I/O空间、存储器空间读写外，还定义了对配置空间的读写（C/BE0～C/BE3=1010、1011）。所谓配置空间，是指映射到每块接口卡上的256字节的特殊功能寄存器。设计者事先在配置空间的指定位置写入需要申请使用的资源量，主板上电后，由PnP-Bios读取各卡的配置空间，对它们所需的资源进行统筹分配，再将分配结果写回对应的配置空间地址，完成自动配置。

2 PCI接口卡的硬件设计及调试

以笔者设计的PCI卡为例，使用SJA1000实现CAN总线通信功能，需要映射32字节的存储器空间和一个中断资源，在功能上属于PCI从设备（Target-only Device）。SJA1000的对外接口电路可以直接与Intel8051、8096及ISA总线连接，但是不能与PCI总线直接连接，因此需要设备用于逻辑转换的接口电路。

PCI接口电路的设计一般有两类方法：一类是使用FPGA/CPLD等可编程器件开发逻辑转换电路。根据实现功能的多少，所需的等效门密度约为5000～15000门，可自行编程或者购买已有"软核"（IPCORE）的产品实现；另一类是使用标准接口芯片对PCI总线逻辑信号解码。第一种方法开发成本高、难度大、周期长、测试设备昂贵，但是批量生产成本很低，适合大规模全定制或半定制ASIC的生产。第二种方法相对简单、开发周期短、性价比合理，适合本方案采用。市场上的接口芯片供应商有PLX、AMCC、TI等公司。其中，PLX公司的接口芯片PLX9052价格便宜、供货渠道畅通、功能适用，因此这里选用PLX9052。

采用PLX9052的接口卡在逻辑上可分成三个功能模块：PCI接口部分、EEPROM部分和局部总线部分，如图2所示。

PLX9052提供完备的PCI从设备支持，PCI接口部分的47根信号线可以直接与PCI连接器（俗称金手指）连接。PCI连接器上有两根特殊的引线PRSNT1#和PRSNT2#，它们不参与PCI协议操作，只用来告知主板该卡消耗的电功率。

PLX9052将PCI总线上的操作转换为对局部总线的操作，即通过LAD0～LAD7、RD、WR、CS等对SJA1000的寄存器进行访问。举例来说，如果系统上电后分配给本卡的存储器地址空间为F680 0000～F680 001F，那么当系统通过PCI总线访问这个区域时，PLX9052会应答，并将其转换为局部地址0x0000～0x001F，对应于SJA1000的32个内部寄存器。另外，PLX9052自身也有一些内部寄存器，它们被自动映射到另一片内存区域，可通过PCI总线直接访问。

PLX9052提供三种类型的局部总线信号：标准ISA模式、复用模式和非复用模式，其中复用模式和SJA1000的接口最吻合。此模式的信号和8051CPU输出的信号基本相同，可以直接与SJA1000及其它类似接口的芯片相连，只是片选信号不再需要外部地址译码电路，而是由PLX9052内部逻辑完成。

局部总线的时钟可以与PCI时钟异步，由有源晶振提供。控制信号LHOLD接地表示局部总线无需申请等待周期。LINTi1是中断申请线，接有上拉电阻，确保无中断时停靠在空闲状态。USER0～USER4是可编程I/O引脚，USER0、1设备为输入，USER2、3设置为输出，由PLX9052的内部寄存器控制，实现数字I/O功能。SJA1000和82C250构成CAN总线接口电路，最高可支持1MHz的通信速率。

EEPROM部分用于初始化PLX9052的寄存器，在系统上电后读取。PLX9052的EECS、EEDO、EEDI、EESK引脚分别与串行EEPROM 93LC46的对应引脚相连，其中EEDO引脚加有上拉电阻，使得在未安装EEPROM时，EEDO始终保持高电平状态，PLX9052仍然能够以缺省设置运行。以下对内个主要寄存器的设备进行说明。

VendorID和DeviceID：生产厂商代号和芯片代号。VendorID由生产商向PCISIG申请，DeviceID由生产商自行制定。PLX公司的VendorID为10B5，PLX9052的DeviceID为9050，故设为10B5 9050。

ClassCode：表示PCI卡属于哪种类型，如多媒体卡、显卡等。本设计中将其定为0000 0680，表示PCI桥（PCI Bridge）设备。

Local Address Space 0 Range:设为FFFF FFE0，表示申请32字节的存储器空间。

Local Address Space 0 Local Base Address(remap)设为0000 0001，表示将PCI总线上的地址转换为局部总线地址0x0000～0x001F。

Chip Select 0 Base Address:设为0000 0011，表示在局部总线地址为0x0000～0x001F时，局部总线的片选信号有效，用于SJA1000的片选。

Interrupt Control/Status:设为0000 0041，表示中断使能，响应LINTi上的中断申请。

CNTRL：设为0060 0C80，表示USER0、USER1引脚用于输入，USER2、USER3引脚用于输出，初始值分别为0、1，PCI数据传输等待超时长度为12个时钟周期。

根据PCI标准和PLX9052的说明文档，PCI连接器上所有的VCC、Vi/o 5V电源连接到一起，所有的GND端连接到一起，在尽可能靠近PLX9052电源引脚的地方放置高频去耦电容。PCI总线的时钟频率为33MHz，不恰当的布线会导致信号线之间的延时关系混乱，因此PCI协议对布线做了严格的规定，要求主时钟PCI_CLK线的长度为2.5英寸，误差应小于0.1英寸，其它引线短于1.5英寸，推荐使用四层板。设计中可以参考市面上的声卡和网卡布线实例，如考虑成本等因素，也可只使用两层板，双面覆铜接地。经实验验证该卡能够稳定工作。