微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 基于cPCI总线的嵌入式遥测前端处理器系统设计

基于cPCI总线的嵌入式遥测前端处理器系统设计

时间:04-27 来源:电子技术应用 点击:
摘要:介绍了基于cPCI总线的新一代嵌入式遥测前端处理器的体系结构设计和通用OEM硬件选择,重点介绍了多功能双路PcM分路器板的设计与实现,简述了遥测前端处理器中的软件。
关键词:嵌入式遥测前端处理器cPCI总线分路器

遥测数据处理系统在航空、航天等军工试验领域有着广泛的应用。在航空飞行试验中.遥测数据处理系统为各类试飞测试数据的实时处理提供了手段和平台,是试飞员、试飞指挥员及试飞工程师协同完成新机试飞必不可少的重要设施,是确保现代飞机试飞安全、提高试飞效率、缩短试飞周期、实现综合试飞的重要手段。

遥测数据处理系统中的核心设备--遥测前端处理器,技术上经历了从分立式、智能式到嵌入式的快速发展。我国遥测前端处理器的研发经历了从引进、合作研制到完全自行研制的历程。

遥测前端处理器是一套嵌入式实时计算机系统,承担着遥测PCM数据的同步、分路、工程单位转换、数据计算、数据分配等实时处理任务。它和遥测系统管理服务器、工作站等设备通过网络联接和系统集成,组成当前流行的基于C/S结构的遥测数据处理系统。可以说,遥测前端处理器的技术水平代表了遥测数据处理系统的技术水平。

1 系统功能和主要技术指标
遥测前端处理器的功能简单地说,就是把来自遥测接收设备送来的多路串行PCM(Pulse Code Modulation)数据流进行同步、分路、合并、存储,并对转换后的并行数据进行工程单位转换、导出参数计算等实时处理,通过网络把数据传送给显示工作站。再通过遥测记录数据重放,为用户提供同实时方式一样的处理功能和更为详细的数据分析功能。

遥测前端处理器主要技术指标为:
(1)可同时完成2路PCM数据流的同步和分路,每路PCM速率不大于20Mbps。
(2)实时数据处理速率:20Mbps。
(3)数据传输:交换式以太网、网络带宽1000Mbps、广播方式和"点对点"方式。
(4)数据存储:满足在最大速率下数据存储不丢失,磁盘容量满足不小于4小时的记录时间。
(5)D/A输出:12位、16路模拟信号输出。

2 系统组成和体系结构设计
二十世纪90年代,因受当时的计算机技术限制,国内外大多数嵌入式遥测前端处理器都采用了基于VME总线的计算机平台和双总线、多CPU、百兆以太网接口的体系结构,其技术复杂、成本高、软件开发难度大、系统研制周期长。

当前计算机技术的发展,使得CPU速度和总线速率已不再是新一代嵌入式遥测前端处理器的瓶颈,基于单CPU、单总线和千兆以太网接口的体系结构成为新一代嵌入式遥测前端处理器的主流设计。板卡化后的遥测前端设备,如码同步器、分路器、时码发生器等作为计算机的一个插件板,嵌人到工业计算机系统中,其组成已简化为:19英寸计算机箱、CPU板、多功能PCM分路器板、时码板、D/A板和存储设备,其典型结构与组成见图1所示。新一代嵌入式遥测前端处理器体系结构简化,性能和可靠性提高,成本降低,研制周期缩短,更容易集成为基于C/S结构的多数据流遥测数据处理系统。

\

3 硬件设计
3.1 总线平台和OEM板卡的选择

计算机总线平台是嵌入式遥测前端处理器的关键,当前国外嵌入式遥测前端处理器均选用了目前流行的Compact PCI计算机总线平台。该平台吸收了PC机商用技术的最新成果,数据传输速率满足新一代嵌入式遥测前端处理器实时处理多条PCM数据流时的传输要求,环境条件、可靠性等都满足运输类飞机机载、地面活动车载等环境使用要求。

遥测前端处理器中的其他硬件,除PCM分路器板外,均选用了OEM产品。机箱选用12槽Compact PCI机箱(包括电源组件和磁盘);根据处理要求,本设计的CPU板选用了美国SBS公司的C7系列,CPU PⅢ1GHz,RAM 1GB,2个1000Mb以太网口,1个SCSI口。时码板选用了美国DATUM公司带GPS授时的BC637;D/A板选用了美国NI公司的N16713系列,每板8通道.每通道lMSps,D/A分辨率为12位。

考虑到单片式全数字码同步器在国外已有使用,因此在多功能双PCM分路器板设计时已预留了单片码同步器的芯片位置。本设计码同步器选用外置式码同步器。

3.2 多功能双PCM分路器板的设计与实现

PCM分路器板是嵌入式遥测前端处理器的关键插件,国外也有不少单板、单PCM分路的OEM产品。但高端产品的购置受到西方国家诸多限制,因此,选取了自行设计的技术途经,研制成功了基于Compact PCI总线的多功能双路。PCM分路器板,其技术水平达到当前国际先进水平。

3.2.1 PCM分路器板的硬件逻辑设计

多功能双PCM分路器的原理框图如图2所示,由双PCM分路器(包括帧同步检测、帧/子帧同步策略及相应的时序控制逻辑等)、PCM模拟器、语音采集等功能模块组成。主要功能均由大规模集成电路CPLD可编程逻辑芯片实现。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top