基于FPGA的电涡流缓速器控制系统

图2 模糊控制器原理图

　　从原理图可以看出，本模糊控制器采用了二维模糊调节的方式，以改善系统的动态性能，即模糊控制器的输入为给定值与测量值偏差e和偏差变化率芿=ek-ek-1所对应的两个模糊控制集，经量化因子量化后，得到对应的量化等级，其量化等级分别表示为{-7、-6、-5、-4、 -3、-2、-1、0、1、2、3、4、5、6、7}。控制决策表是经离线模糊控制推理运算，并结合系统的实际运行进行调整、修改得到的，但它仅反映常规模糊控制的控制规则，不能保证系统的动、静态特性在大范围内最优。因此，为改善模糊控制器的性能，根据系统的误差和误差变化等信息，对控制器实行在线调整，实际输出的控制量为决策表值与比例因子的乘积。比例因子的选取规则如下：当e和芿较大时，系统主要是减少误差，加快动态过程，应取较大值;当e和芿较小时，系统接近稳定值，应取较小值。最后，按此原则并结合实际经验得到比例因子表。

　　根据上面的分析，利用Verilog HDL语言设计出aul运算模块和rom存储模块，另外由Quartus II软件的LPM设计乘法器lpm_mult0模块，如图3所示。aul模块首先根据输入值in_a[7..0]和in_b[7..0]进行求差、除法等运算得到e和芿的值，并乘上各自的量化因子得到量化等级E和艵，然后根据E和艵与控制策略表和比例因子表的对应关系得到查表地址;rom模块存储了控制策略表U和比例因子表GU，根据aul模块传递过来的地址查找U和GU表，然后将结果输出到乘法器模块，并计算出PWM的调节增量，从而改变PWM的占空比，实现对励磁电流的调节。

图3 模糊控制器顶层模块电路原理图 　　基于Nios的主控程序 　　Nios处理器是整个系统的中枢，是各控制模块通讯的桥梁。Nios处理器通过Avalon总线将采集进来的各种参数，如车速、ABS、电压等，按需要传递到各控制模块，控制模块再把相关的运算结果返回给主控程序，以实现相关的控制策略，如图4所示。 图4 主控程序流程图 结语 　　本课题选用Cyclone II系列中的EP2C5Q208C8芯片，它具有4608个逻辑单元，内部RAM达119808位，内部乘法器可达26单元，最大用户I/O达143个，这些丰富的资源能够满足电涡流缓速器控制器各模块的设计需求，逻辑单元的使用率为65%，RAM使用率为45%。本设计方法提高了系统的集成度和可靠性并且降低了功耗，FPGA的可重构性大大方便了系统将来的升级，而不需要改变原来的电路布线。■ 参考文献： 　　1.刘洋,李长安等.基于FPGA和模糊控制的模型车运动学仿真[J],微计算机信息2006年第5-2期 　　2.孙为民.电涡流缓速器制动力矩计算的新方法[J],现代机械2005年第4期 　　3.潘松.EDA技术与VHDL[M],北京:清华大学出版社,2005,213-215 　　4.郭爱琴,周百新.用VHDL设计的SRD模糊控制器[J],南京师范大学学报2004年第1期