采用Virtex-5嵌入式三模以太网MAC进行设计

时间：05-04 来源：Eefocus 点击：

DCR 总线寻址

现在Virtex-5 DCR接口为每个以太网 MAC提供了一个单独的基地址。这使得共享 DCR 总线接口对软件驱动程序成为透明的。软件不再需要知道每个单独以太网 MAC的位地址；硬件根据基地址自动选择正确的比特位。

串行接口改动

Xilinx对串行接口的操作做了一些改动。随着一个可编程链接计时器的加入，自动检测功能变得更加灵活。您可以在改变自动检测进程时序的同时缩短仿真时间。

新添加的单向模式根据IEEE802.3ah-2004规范执行单向使能功能。一旦使能，不管有效输入是否出现在接收端，以太网 MAC都会进行传输。

最后，以太网MAC和收发器可以产生回环。这使得在回环状态中能够将闲置状态传输给链接对象，从而确保该链接保持活动性。

Virtex-5 以太网 MAC 使用的模型

Virtex-5 以太网 MAC的多功能性使其可以应用在众多领域。比如，您可以：

可以将该以太网 MAC 连接到一个在网络处理或者远程监测系统中运行协议栈的处理器上，如图2所示。

图2：在Virtex-5 FPGA上，MAC连接到一个处理器

将以太网 MAC 连接到一个在 FPGA 上实现的数据包处理系统，例如校验和计算及验证的卸载引擎或者远程直接存储器访问设计。针对数据包的存储、桥接或者交换应用，将多个以太网 MAC 连接到专用数据包 FIFO 和外部存储器。

工具和IP支持

Xilinx通过CORE Generator软件、LogiCORE™ IP和参考设计对以太网 MAC提供支持。

Virtex-5 以太网 MAC 封装

图3显示了一个HDL封装的模块结构图，它可以从Xilinx的 CORE Generator工具中获得。

图3：Virtex-5以太网MAC封装的模块结构图

以太网 MAC是一个具有162个端口和79个参数的复杂组件。封装文件使您可以仅对特定应用所需端口的参数和接口轻松进行设置。它们的另外一个优势是简化了时钟和物理I/O资源的使用。

分级结构使您可以针对自己的应用抽取正确的封装。

? 以太网 MAC封装。在最低级别，实体化一个单独的或者双以太网 MAC，同时在CORE Generator GUI中将它的属性设置成您偏好的选项。所有未使用的输入端口接地，未使用的输出端口保持开路状态。

? 模块级别的封装。在下一层级，对物理接口以及所要求的时钟资源进行实体化。这包括用于串行接口的 RocketIO GTP 收发器。同时针对您的配置对时钟进行优化，并且利用时钟将输出同步到您的设计。

? LocalLink级别的封装。在该级别，将 FIFO 添加到客户端发送器和接收器接口。FIFO能够处理接收时坏帧的丢失并且以半双工模式对帧重新传输。LocalLink可以作为后端接口使用。

? 示例设计的封装。顶层具有一个演示设计，在这个设计中接收到的数据经过回环重新发送给发送器。您可以将该设计下载到一个开发板上，然后利用网络设备对该接收器发出激励，从而演示硬件中以太网 MAC的操作过程。激励该设计的接收器输入和监视该设计发送器输出的测试台也包含在CORE Generator软件中。

LogiCORE IP 和参考设计

现有的大部分Virtex-4 以太网 MAC文档都可以在Virtex-5 以太网 MAC上重复使用。例如，《以太网内核硬件演示平台》 (XAPP443, www.xilinx.com/ bvdocs/cn/appnotes/xapp443.pdf )同样适用于Virtex-5 以太网 MAC。LogiCORE IP，比如以太网统计，已经支持这种新的架构。

结论

Virtex-5 以太网 MAC为各种网络接口提供了一个经济合算的解决方案，使您能够以10/100/1000 Mbps的速率连接到BASE-X 和 BASE-T网络。Xilinx的软件工具和 IP 同样为您充分利用该以太网 MAC的改进特性提供了相应支持。
欲获得更多信息，欢迎访问Xilinx网站上的Virtex-5链接，www.xilinx.com/cn/virtex5/.

作者： Nick McKay Xilinx公司高级设计工程师

Soma Potluri Xilinx公司高级设计工程师

Stuart Nisbet Xilinx公司高级设计工程师

上一篇：嵌入式存储器的设计方法和策略
下一篇：计算机近距离无线数据采集系统设计

Xilinx公司 FPGA Mac MDIO DCR RGMII PHY 相关文章：

栏目分类