微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 多核处理器构架的高速JPEG解码算法

多核处理器构架的高速JPEG解码算法

时间:02-07 来源:电子查询 点击:

5 实验结果

  选取256×256、1024×1024、4096×4096三个JPEG图像进行解码,其耗费的周期数如表1所列。

  可见对于尺寸越大的图像,其MP越接近于25%的极限值,因为此时通信所占的开销越小;同时随着内存块的增大,在每个处理器核处理的图像块的边界处刷新cache行的代价也越小,而平均的MP约为28%左右。

6 结论

  针对多核处理器构架的特点,在其上实现高速的JPEG解码算法,其多核的并行度(MP)接近于25%的极限值。上述实现虽然只针对FRl000的多核处理器,但同样适应于其他具有多核构架的处理器。此外针对多核处理器构架方面的优化方法对于其他运行于多核处理器构架上的应用也有一定的借鉴价值。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top