采用基于SMC的任意波形发生器生成I/Q信号的优势

在快速发展的蜂窝通信市场中，数字系统大约在十年前就已经取代了模拟系统，并已经从频分多路复用(FDMA)和时分多路复用(TDMA)系统发展成为GSM和CDMA系统。数字通信系统已在生活中得到了广泛的应用，它们在能源消耗、频谱效率、质量和成本等方面具有明显的优势，以至于因此整个模拟电视的基础设施都要被更换成数字通信的方式。因为大量的数字通信系统构架采用直角坐标系下的I/Q信号(即同相信号和正交信号)来描述数据符号，所以工程师们必须能够生成准确的基带I/Q信号以进行研究、设计和生产测试。

在研究中，灵活的I/Q发生系统是快速原型化并评估新型调制方法和收发装置性能的关键。在新产品设计中，I/Q信号将测试大量I/Q调制器/解调器的物理层参数，如相位和幅度平衡、直流偏置、输入压缩点。生产中也会测试这些参数，以确保增益误差和相位误差最小。增益和相位这两个参数对于降低误差的向量幅度和正确传输数据来说是至关重要的。

任意波形发生器——如 NI 5421, 以NI的同步和内存核(Synchronization and Memory Core，SMC)架构为基础，在生成用于数字通信系统设计和测试的基带I/Q信号方面，具有多个好处。NI 5421发生器具备一下特性：
·  多模块同步，来独立控制相位、幅度以及I-、I+、Q-、Q+信号的偏置
·  2倍、4倍或8倍的数据插值，可获得最高400 MS/s的有效采样速率
·  采用PCI总线快速下载测试波形，提高了测试吞吐率
·  大的板载波形内存，用于播放长时间信号

最灵活的同步功能

一般的I/Q应用除了要求最小失真和低抖动外，还要求能精确控制信号的幅度、相位和直流偏置。幅度、相位、偏置这三个参数的值在调制器测试中经常改变。调制器/解调器的输入电路一般是差分电路，包括I-、I+和Q-、Q+信号。尽管可以通过一台AWG(任意信号发生器)和变压器来生成一个差分信号，但是这里却必须生成四个相互独立的差分信号，来充分测试电路设计，并明确地控制三组差分信号对(I-与I+、Q-与Q+、I/Q信号对)中的相位、幅度和偏置这三个参数。传统的I/Q发生器无法在一组差分对中调整参数，而只有通过同步多个独立的AWG才能实现这种灵活性。但是，如果要同步多个不同的AWG以生成差分信号，通道和通道间的偏移和抖动将会使差分信号失真，因此必须对它们进行衰减。

合适的同步要求具备精准的采样时钟偏移控制、触发传递和偏移控制、低抖动参考时钟。这种同步在传统的基于GPIB的AWG中通常难以实现或者无法实现，而必须辅助以一些外部电缆和参考时钟，即使这样，结果可能还是有问题的。PXI平台中内建的触发线和10MHz的参考振荡器，使得仪器间可靠同步更容易实现。另外，NI的T-Clock同步方法(已提出专利申请)提供了一种调整采样时钟偏移的方法，调整步长为20ps左右，以消除触发偏移的影响。

T-Clock多模块同步

因为NI 5421设备建立在SMC架构上，所以能够提供精准的T-Clock同步(请见NI同步和存储核：一种现代的混合信号测试架构)。T-Clock中，时钟触发信号的收发速度要远低于AWG的采样时钟速度。为了生成这种时钟信号(称为T-Clk)，每台设备上的采样时钟都被分别降到低于10MHz的频率上。采用时间数字转换器(TDC)来测量T-Clk相对于10 MHz PXI参考时钟的偏移量，从而自动对齐每台设备上的T-Clk信号。要发送一个开始触发信号，主AWG发出一个与T-Clk下降沿同步的触发线脉冲信号。所有的接收端AWG(包括主AWG自身)接收触发脉冲，并在下一个T-Clk的上升沿开始生成信号。因为T-Clk的周期等于或大于100ns，所以在下一个上升沿到来之前，有足够的时间将触发脉冲传送到所有设备上，从而确保所有的发生器在同一个时刻开始。

这种方法使得通道间的偏移量≤500ps。要获得更低的偏移，可以将AWG的输出连接到一台多通道、高带宽的示波器上，相位测量的结果比板载TDC更准确。最简单的相位测量方法是通过配置AWG来生成正弦波或方波，然后在电压过零点处检验相差。接着，将测量结果输入到NI的T-Clock软件中，覆盖TDC的测量结果。采用外部示波器的测量结果，偏移可以降低到10到20ps。图1显示了两个同步的PXI-5421模块的输出，在手动调整了采样时钟延时后，生成10MHz的正弦波。该图显示，偏移几乎在10ps到20ps之间。在10MHz频率上，10ps的偏移量相当于0.036度的相位——小于大多数的I/Q应用所要求的0.1度。使用采样时钟的延时调整值，若调整步长小于20ps，则偏移最多只改变±1个采样时钟周期。如果需要更大的相位调整，那么对于正相位，可以将采样