采用基于SMC的任意波形发生器生成I/Q信号的优势

这种方法使得通道间的偏移量≤500ps。要获得更低的偏移，可以将AWG的输出连接到一台多通道、高带宽的示波器上，相位测量的结果比板载TDC更准确。最简单的相位测量方法是通过配置AWG来生成正弦波或方波，然后在电压过零点处检验相差。接着，将测量结果输入到NI的T-Clock软件中，覆盖TDC的测量结果。采用外部示波器的测量结果，偏移可以降低到10到20ps。图1显示了两个同步的PXI-5421模块的输出，在手动调整了采样时钟延时后，生成10MHz的正弦波。该图显示，偏移几乎在10ps到20ps之间。在10MHz频率上，10ps的偏移量相当于0.036度的相位——小于大多数的I/Q应用所要求的0.1度。使用采样时钟的延时调整值，若调整步长小于20ps，则偏移最多只改变±1个采样时钟周期。如果需要更大的相位调整，那么对于正相位，可以将采样从某个波形的起点移到终点；对于负相位，可以将采样从某个波形的终点移到起点。这种控制方法比较粗糙，但是采样时钟延时调整则提供了比较精细的控制。

图1. 两个PXI-5421模块生成10MHz的频率，其通道间的偏移小于20ps

PXI-5421中由模拟设备AD9852 DDS(直接数字频率合成)芯片所提供的高分辨率时钟模式，可以大幅度提高采样时钟延时调整中不到20ps的分辨率。AD9852中有一个14-bit的可编程相位偏置寄存器，能以(采样时钟周期/16384)秒的步长来调整采样时钟的相位。例如，如果采样时钟频率是100 MS/s，则可以以610fs(飞秒)的步长来调整相位。但是，采用高分辨率时钟时(假定此时PXI-5421系统的抖动为4ps左右)，这种精准的相位控制只能通过大量输出波形周期上的所测得相位的直方图来观察。这是因为DDS时钟发生中固有的时钟抖动值更大，所以限制了高分辨率时钟的使用。这种抖动导致了I/Q信号相位噪声的增加。在载波频率±10kHz位置上，分频时钟模式的相位噪声为-137 dBc/Hz；所以，为了尽量实现最优性能的相位噪声，不妨使用这种分频时钟模式。

高分辨率时钟不仅提供了精准的相位偏置控制，而且提供了1.06 µHz的采样时钟频率调整分辨率，这是获得合适的数字通信系统芯片速率的前提。例如，WCDMA和CDMA2000的芯片/符号速率分别是3.84MHz和1.2288MHz。通常，这些信号的每个符号采用4个采样值，所以采样率分别为15.36MHz和4.9125MHz。PXI-5421的高频分辨率可以为波形生成合适的采样率，并且在接收端压力测试中，准确改变回放频率以测试接收端的频率灵敏性。

因为差分信号是由两个独立的AWG生成的，所以通道间的抖动是失真的主要原因，因此抖动应当越低越好。为了测量这种抖动，我们将两台生成10MHz方波信号的AWG连接到Tektronix CSA8000的通信信号分析仪上。其中一个方波信号从外部触发信号分析仪，另外一个则连接到CH 0通道上。图2中显示了过零点处的抖动直方图。抖动的均方根值为2.954ps，而且95.7%的数据处于均值的±2σ范围内。另外，该直方图呈高斯分布，意味着抖动可能来自于电子元件中的随机噪声过程。

图2. PXI-5421通道间的抖动是2.954ps。

除了T-Clock的同步性能非常好外，NI T-Clock的应用程序接口(API)还提供了一些便捷的函数，可以用于4台AWG的同步。第一台虚拟仪器将所有设备锁相到PXI的10 MHz参考时钟上，并配置开始触发。第二台虚拟仪器执行T-Clock对齐，使所有AWG的T-Clk信号同步。接着，开始生成信号，直至信号发生结束才终止程序。图3中给出了一个简单的例子。

图3. 四台虚拟仪器执行必要的工作以准确同步AWG。

使用射频变压器生成差分信号

有些产品测试系统的差分I/Q信号对中并不需要独立的信号相位、幅度和直流偏置控制。对这些应用来说，两台单通道的AWG加上一些外部的信号整形电路，就足以完成任务。在这种配置下，可以对I和Q信号之间的相位、幅度和直流偏置进行控制，而不仅仅局限于I-、I+和Q-、Q+差分对之间。

所需的外部整形电路非常简单。使用一台射频变压器，将单端AWG的输出转换成平衡的差分信号。若采用中心抽头的变压器，还可以利用低成本的模拟输出模块在该平衡信号上加上一个直流偏置。

选择射频变压器时，一个重要的规范就是插入损耗，即从变压器的输入端到输出端的损耗功率的比例。插入损耗随着输入频率的变化而变化，因此信号在预期带宽内将发生失真。因此，必须选择一种在信号带宽上具有低插入损耗的变压器。

另外，要选择中心抽头的二次绕组变压器。将中心抽头连接到模拟输出模块上(如NI PXI-6704的16-bit模拟输出模块)，可以在平衡信号上加一个直流偏置。因为大多I/Q应用都需要±1.5 V的