工业界即将迎来光刻技术转变

半导体产业历史上最大的一次转变已经开始了。传统的光学光刻一直都是半导体产业和摩尔定律的核心，但这项技术的统治即将终结。对替代技术的权衡正如火如荼地进行着--常常也是无声无息地--其结果也正逐渐显现，看起来似乎不只是单一的替代方案。像目前这样一种光刻技术适用于所有逻辑和存储器制造商的情况也会走到尽头，给未来工业界留下了更多问题而不是答案。

然而，最近的情况显示，光刻技术的未来似乎并没那么模糊。目前普遍接受的观点是有三种先进的候选光刻技术可用于大规模生产：两次图形化、极紫外（EUV）和压印。同样明显的是两次图形化可以勉强延伸传统光学光刻，但也存在着多方面的缺点。EUV的前景则没那么清晰，特别是该技术的开发不断地落后于预期，因此可能只会在一到两个节点获得应用。压印光刻技术与此不同，一度流行的观点是存储器和逻辑器件制造商对于该项技术会有巨大的分歧，但现在看来至少它很适合非挥发型（NVM）存储器的生产。

对于两次图形化技术来说有两点已经明确了--这项技术将会被采用，但实际情况是半导体设计人员和制造人员对此却并不满意。对逻辑制造商来说，由于EUV很难按时完成开发，因此两次图形化技术是22 nm节点的唯一选择。但两次图形化技术的缺点也很多：无法扩展到22 nm以后的节点、新的设计限制、更多的工艺步骤带来更多的缺陷、低吞吐率、更长的fab工艺周期、提高的设备支出，以及降低良率。即便是两次图形化技术的支持者也承认上述问题的存在。

如果要为两次图形化技术辩解一下的话，就是该项技术实际上并不是必需的，只是最后的权益之计而已。很早之前就认为EUV技术将用于新的技术节点。但按目前的情况来看，该项技术将无法赶上22 nm节点，这样的话该技术只能用于一到两个节点。作为下一代光刻（NGL）技术，它需要全新的光源、掩膜和光刻胶技术--每一项都很棘手。目前比较清晰的是，如果引入了EUV系统--投资可能达到1亿美元--这对那些生存在微利状态的存储器供应商来说也太过昂贵了。

利润幅度还不是区分逻辑和存储器制造商对光刻要求的唯一因素。例如高性能微处理器制造商不会设计存储器架构中的冗余单元，并且对缺陷的容忍度也非常低。与此同时，MPU需要的高分辨率层数要低于存储器。具有冗余单元、多个高分辨率层和很低利润的NVM，对光刻的要求与逻辑器件一定不同。除此之外，由于每年价格都会跌落很多，NVM制造商需要比逻辑器件制造商以更快的速度进行等比例微缩，在分辨率要求上，他们已经比逻辑器件早了一个技术代。对存储器制造商来说，其底线就是光刻技术可以使其保持分辨率的领先，可用于多层应用，并在工艺中可以产生利润。这些要求使他们转向了压印光刻。

Molecular Imprints的压印光刻技术称为"Jet and Flash Imprint Lithography"（J-FIL），可以拓展到低于10 nm领域，满足分辨率的要求，并且同其他光刻技术相比可以获得非常高的成本优势。与EUV不同，该技术并不需要新的光源、掩模和光刻胶技术。它是光学光刻技术的真正延伸，使用了现有光刻技术的基础设施，包括商用的掩膜版、i-线光源和光刻胶。除此之外，压印光刻技术与两次图形化不同，不会给设计人员带来更多的设计限制和像光学近似校正（OPC）这样的分辨率增强技术（RET），并且会拓宽工艺窗口。随着工业界向22 nm节点转换，压印光刻技术将被用于存储器器件的关键层，并采用"混合与匹配"策略与光学光刻工具一起使用。

在亚32 nm时代，目前没有一项光刻技术可以满足不同器件类型和图形层对光刻技术的要求。因此工业界将会采取混合光刻技术，随着器件和节点的迁移不断改变。但随着22 nm节点的转换开始加速，很多问题还处于模糊状态：EUV会就绪么，该技术会具有成本优势么？对微处理器和其他逻辑器件来说，哪种光刻技术是合适的？逻辑器件制造商会严肃地考虑采用压印光刻么，他们什么时候会遇到存储器制造商所面临的分辨率难题？

对于全球半导体产业来说，后传统光刻时代尚有很多问题需要解答。然而，这些问题的重要性和严重性有需要他们迅速找到答案。

唯一明确的是我们将会遇到很多的挑战。