• · 走线阻抗04-11
• · DDR3的数据线、地址线、clock等长该怎么控制04-11
• · ADS channel sim中眼图的一些问题04-11
• · DesignCon-2015分享：宽边耦合差分对04-11
• · 绿油参数04-11
• · 惊叹吧！6.4Gbps的DDR非常规设计案例分享04-11
• · ddr4规范 JESD79-4A04-11
• · Jedec DDR3规范04-11
• · 28G信号的芯片、封装和PCB之间的协同设计04-11
• · 背钻深度误差求解04-11
• · 连接器pin这样设计，大家怎么看04-11
• · 从HDI看SI,写的不错转载一下04-11
• · 于博士信号完整性仿真文章~~~~~04-11
• · HDMI1.4及1.4a的协议规范04-11
• · 信号上升沿改变的原因何在04-11
• · DesignCon-2015分享:高速串行信号均衡和编码的几篇文章04-11
• · 信号上升沿为什么04-11
• · MIPI D-PHY 规范04-11
• · 高速差分线要打通孔，那我怎样考虑这两个过孔的阻抗？04-11
• · PCIE子卡,在设计的时候普遍会把金手指下方的铜皮挖空,为...04-11
• · PCIE金手指下面掏空，解释04-11
• · DesignCon-2015分享：包括SSO的DDR系统级时域仿真方法和实际应用04-11
• · 什么是信号完整性？（于博士信号完整性）04-11
• · designcon之通过差分耦合避免玻纤效应04-11
• · 限制目标阻抗和纹波对PDN性能的影响04-11