微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 求教有关锁相环杂散的问题

求教有关锁相环杂散的问题

时间:10-02 整理:3721RD 点击:
      小弟正在调试一款X波段(9.6-10.8GHz)的锁相环,采用的是内部集成VCO的HMC778LP6CE芯片。在调试中,我发现在距中心频率50Hz整数倍的频率处有很多杂散,请问各位大神这些杂散是如何产生的,该怎样一直这些杂散。顺便说下,这些杂散信号关于中心频率是对称分布的,是在50,100,150Hz...处均有杂散。请各位高手帮忙解决一下!

中心频率产生的谐波白,只能减少肯定不能消除掉,参考频率的幅度尽量减小,另外输出端距参考频率端远些,设置电路的pcb时尽量参照数据手册的设置

      感谢大神指教!电路基本就是按照数据手册推荐的电路原理图设计的,但是数据手册上的杂散典型值是65dBc,而我实际测试的结果只能达到-47dBc,这差距是不是有点过大了。

50hz这么巧,会不会是电源带进来的,你量一下你的电源文波是多少,然后在输入电源附近多加几个电容滤波试试,或者更换电源输入,尽量不要用国产电源芯片,不靠谱

同意有可能是电源公频干扰!

多谢大神指点,我去试下你说的方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top