微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 关于DDR等长走线间距设置问题

关于DDR等长走线间距设置问题

时间:10-02 整理:3721RD 点击:
  就是想知道在走DDR这部分的时候走线间距如何设置,比如走4MIL的线宽,一般要求3W是指线中心到中心的间距吗?按我的理解就是3w就是间距设置12MIL,不知道我的理解是否在正确,希望能够得到高手们的鼎力支持

8mil

是的,3W是指线中心距不少于3倍线宽,理论上此时可以可保持70%的线间电场不互相干扰,但有时候达不到,根据具体情况会适当缩小

边到边咯

不是,中心到中心,边到边是2W

高速做到边到边比较好些

理想情况大点好,干扰小,有地方布线的可以尽量大些

对的,如果可以最好包条地线

规则中设置成8mil就行

学习了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top