latium design rules exist问题

我在用Verify Design中的clearance时提示没有错误，但是有latium design rules exist.....这样一句提示，请问应该怎么解决，latium design rules是什么?

提示信息如图

元器件规则或差分规则违反，也可忽略。

多谢了，原来是我的差分信号线有问题

我也遇到了，我没有设置过差分规则
还有几个clearence error

请教怎么解决

我也遇到了，改了设计规则还是不行，铺铜铺到其它网络上了