微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 求助DDR3的双面板,数据线时钟地址线没有没有完整包地?

求助DDR3的双面板,数据线时钟地址线没有没有完整包地?

时间:10-02 整理:3721RD 点击:
求助DDR3的双面板,数据线时钟地址线没有没有完整包地是否有影响?

双面板,建议包地,这样你的阻抗才能设计的好。当然,如果信号线很短,阻抗也就没有那么的重要了。

数据线很短在1000mil以内,地址线很长4000左右。调试后说是包地不好不能跑高频

双面板必须包地,如果空间紧,可以隔两根线穿一根地线

不是包地不好,而是你包地包的不好。包地是有讲究的。比如你包的太远了或者是太近了,都有可能不符合你的阻抗设计。

DDR3双面板,CLK不包地,兄弟,你胆子也确实比较大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top