pads9.3 logic封装管角命名不能重复？

各位好！
用的是PADS9.3 LOGIC画原理图，
LOGIC封装时，由于有很多VSS和VDD，
导致CAE 封装不对，
想问下，PADS9.3里管脚命名是不能重复的吗?
谢谢！

没有严格禁止, 只是会警告, 如果嫌碍眼可以编个号, 区分开.

嗯 谢谢您。
还想请教您一个问题，为什么在LOGIC中，有时候
我用SELECT ANYTHING 选中网络或走线，根本就选中不了，
需要先Select Net 才能Select 按thing 选中走线或者网络。

没出现过这种现象, 你换一台电脑或重装一下排查.

恩。可能真的是我的电脑的问题