在PADS LAYOUT中栅格点的问题

弱弱的问下
  在布局与走线时，大家都是按着栅格点来的。我有个疑问就是，有时一个元器件（比如说是CPU)，四周的空间有限，而按着栅格点对齐放的话，可能放不下，此时大家是如何做的?（自己习惯不好，差不多都是设很小栅格点来布局的）
  还有走线时，有的元器件中心点出线方式并不一定刚好在栅格点上面，此时在Layout中大家是如何处理的（不是在Router,并且Layou中DRC是关闭的状况）。大家可能会说，不管是不是在栅格点上面，都是可以从栅格点上面看出来的。这个是可以通过栅格点看出来的，但是对于密底比较大的PCB来说，（在Layout中关闭DRC的情况下，并不能刚好保证走线的间距刚好等于安全间距，可能要大于那么点）走线之间的间距如果都比安全间距都要大那么一点的话，是很浪费有限走线空间的。
注：此上面话题是在LAYOUT中走线的
  我看过有的人用Layout做出来的板子非常漂亮，走线差不多都是在栅格点上面的。

好的习惯往往能够受益终生！
  看了下Cadence中，布局与走线差不多都是按栅格点来的。但是按栅格点布局一直不是太习惯。
   

显示栅格设为4mil,元件摆放的时候设计栅格按4mil摆放，走线的时候设置为2mil,还要保证BGA坐标没有小数点哈，有的话要改成整数，我以前用layout就是这样做的就可以

为啥一定要放在栅格点上呢?

我看到一些人打孔也是打在栅格上面的，是怎么打的了

在BGA里面打孔，他的栅格刚刚好设置把过孔打在间隙中间，谁知道是怎么计算的