微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > logic生成PDF后元件的虚框怎么不要?

logic生成PDF后元件的虚框怎么不要?

时间:10-02 整理:3721RD 点击:
RT,虚框看起来会遮住电路,有没有什么办法可以选择不要?


属性里把对应的勾去掉

有对应的名称吗?元件属性里我没看到相应的选项是来设置生成PDF后是否显示虚框。


只需要在生成PDF时候把超链接下面的两个选项不勾就行了。不用改属性

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top