请教高手们，快快进来指教。在线等！谢谢了。（双DDR2的数据线与地址线，等长问题）

数据线同一组的等长，不同组的数据线误差不超过25mil。地址线和控制线 pin pair等长（可释当放宽至20mil）  时钟和DQS等差分要严格等长误差在5mil以内。这几组线时钟线最长，但不要超过太多，保证比其他线长即可！
地址和控制和数据长度差距不要太多。控制在50MIL以内！切忌，同一组的一定要严格等长，误差不要太大。DQ和DQS匹配长度10mil.
说的乱七八糟的，不过我一般都是能等长的基本都在10mil以内了，毕竟软件可以调的，时间允许我都是几乎完全等长！

数据线各组（0——7,MDS）等走在同一层，地址和时钟其他控制线做一个class ，走在一起，但是时钟，控制信号，地址线之间最好保持20mil的距离，地址线的误差可以做到+/-100mile，数据线可以做15mile ，但是都是参考时钟线做的，差分的时钟线或者其他数据线的控制信号的差分线 一定要等长，至少要控制在5mil以内，两个的DDR数据和地址之间可以有1000mil的差距

谢谢...1楼2楼.....再请问一下,双DDR2的数据线是共用.走T字形.如何计算的它们的长度比较方便有效...

不需要这么严格吧

前辈，为什么要做一个class?有什么用处?希望您赐教！我最近在弄DDR2的布线，很困惑！

这样做是为了更加方便你在走线的时候走在一起，设置规则也方便，大家学习学习。

学习中！

学习了