BGA和DDR问题求解？

1、BGA和DDR做Fanout是否都选择象限设置来做?
2、BGA和2个DDR时钟没有共用，2个DDR的数据和时钟是否要做等长还是各自做等长?
3、BGA和DDR中数据地址做等长是一次性做好还是先连接好在进行等长调整?
求路过的大神解惑传道?

同问  我的是CPU外挂4片DDR1
还有我看有些文章的时钟差分布线 要求阻抗为100 那为了EMI 不在内层的话 走线要好细啊
地址线拓扑结构按T型的走吗?

1、是的?
2、要做等长
3、BGA和DDR中数据地址做等长先连接好在进行等长调整

遇到同样的问题。

推荐你看这本书：《PADS9.5实战攻略与高速PCB设计》，里面就提到了两片DDR2,四片DDR2如何做布局和等长。并配有视频讲解光盘。

恩，这本书不错，推荐