jimmy 大侠，来解答一下关于ddr等长控制方面的问啊。我在这儿等着你。。。

jimmy  大侠，我看了你在ddr等长方面的回复，你肯定是个大专家，，我想请教一下你，问题比较多，我比较low，呵呵。假如ddr3的时钟是800M那么数据地址应该1600m，对吗?1：如果这样地址数据是不是应该比时钟短，应该短多少算比较合理?2：我应该怎么确定时钟，地址，数据他们最长可以走多长?3：时钟跟dqs需要等长吗，需要控制在多少范围?4：时钟跟地址控制线做等长，应该控制在什么范围?5：数据跟dqs等长，是不是应该先把dqs走出来，然后把dqs作为参考吗，他们的可以相差多大?6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少?地址可以跟数据走同一层吗?7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗?
关于ddr3的布局，如果我走fly-by，四片或者八片ddr3,我空间充足，我是所有的放同一层，还是两两对帖，比较好?ddr颗粒到控制芯片的距离怎么判断太远还是太近?
麻烦jimmy 大侠前来解答，顺便希望jimmy  大侠可以在这里上传一点，你私家珍藏的ddr设计方面的资料，感激不尽，我对你敬仰犹如~~~

论坛这么多高人 你点名要大师  这个......各路大侠们不敢争锋了吧 呵呵

路过，同问！

这头像看了真想冲动一次

假如ddr3的时钟是800M那么数据地址应该1600m，对吗?
对。
1：如果这样地址数据是不是应该比时钟短，应该短多少算比较合理?
一样长。
2：我应该怎么确定时钟，地址，数据他们最长可以走多长?
几片?
3：时钟跟dqs需要等长吗，需要控制在多少范围?
不需要。
4：时钟跟地址控制线做等长，应该控制在什么范围?
+/- 250mil
5：数据跟dqs等长，是不是应该先把dqs走出来，然后把dqs作为参考吗，他们的可以相差多大?
是,5mil.
6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少?地址可以跟数据走同一层吗?
2.5w,2.5w,可以。
7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗? 没有一成不变的规则，视情况而定。;
S%

G;g& a  r2 G3 l！ u. o+ K
关于ddr3的布局，如果我走fly-by，四片或者八片ddr3,我空间充足，我是所有的放同一层，还是两两对帖，比较好?
视空间而定。
ddr颗粒到控制芯片的距离怎么判断太远还是太近?凭你老板或老大的眼睛和设计要求&]凭& t%

`0凭你
Q. @$ m7 P
麻烦jimmy 大侠前来解答，顺便希望jimmy  大侠可以在这里上传一点，你私家珍藏的ddr设计方面的资料，感激不尽，我对你敬仰犹如~~
一切尽在《PADS9.5实战攻略与高速PCB设计》一书和配套视频~* u

《》. m& o

顶:D

顶

顶一顶