微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 我是比较菜的,关系DDR有几个问题,请教各位大神

我是比较菜的,关系DDR有几个问题,请教各位大神

时间:10-02 整理:3721RD 点击:
看见各位点评DDR跑高频率的帖子,你们的点评都那么精彩,关于DDR的主频能跑多少你们是怎么测试的。还有2片DDR该怎么计算主频了,还有走线满足3W规则,但是在论坛都没有看到过。还有高、低数据线分开走是不是不能走在同一层还是用地分开,时钟线是不是走内层会比较好。

吉米大师别只是路过,唠叨2句吧

置顶求回答

个人感觉涉及DDR都比较麻烦,呵呵。

首先声明,也没有做过DDR,其主频就指时钟频率吧,至于工作频率,可能会倍频或者分频,总之应该有个关联

高低速数据线分开走,就那时钟线来说,它一方面是周期性的干扰源,自然最好要走带状线加上包地会不影响其他信号

另一方面,时钟线也容易受到其他信号的影响,从而影响其上升下降沿,之后后果会很严重

就高低速数据线分开来说,条件允许自然分别布在不同层并且他们水平投影不在一起更好。如果条件限制只能布在同一层,用地线分割且距离足够够或者说地足够宽应该也是可行的

时钟线自然走内层好些,不干扰其他也不易受干扰,规规矩矩传输自己的信号不惹是生非多好,呵呵

先去看了我的视频再 说吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top