微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 关于DDR3的阻抗问题,求解

关于DDR3的阻抗问题,求解

时间:10-02 整理:3721RD 点击:
DDR3的资料看了下,关于阻抗的控制芯片手册上是ODT在终端模式下有20,40,60,120几种阻抗,这个应该是由寄存器来配置选择的,一般常用的是40欧但是有的布线资料里面对阻抗要求也有50欧控制,是不是DDR3的型号也好好几种啊?不同型号的阻抗不同?做过DDR3的大侠们,求解!

自己先顶一下,希望能把这个问题搞明白!

我也像你学习,你解决了。

按规格书来做吧,先是选好它的拓扑结构,再来看DOT  这 一段的阻抗。  我猜地址线是40 欧姆的吧。 那就要走的线比数据线要粗

问题解决了,咨询了下芯片的技术支持,主要也和CPU有关系,我这个是40欧的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top