求教:DDR3长度控制
时间:10-02
整理:3721RD
点击:
现在手上有一方案 用4片DDR3的架构,地址/控制线用的是fly-by的结构,但是MCU出了4组时钟线分别给到4个DDR,问题来了,是每组时钟和其对应的数据线做等长,还是时钟线和地址/控制线做等长?
图1是结构示意图,图2 是PCB文件截图,其中以DDR2为例,红色先是其时钟线,紫色线是数据线,下方的走线是地址/控制线。
我在想布局为什么是这样的 为什么不把ddr的布局整体旋转90度,这个估计是时钟参考数据吧 以前看到海思的一些芯片要求时钟和数据等长 具体看看你的datasheet呗 那上面要求怎么搞就怎么搞呗
每组时钟和其对应的数据线做等长
8bit数据线与对应的dm和dqs等长。地址线与控制线等长。
栏目分类
射频专业培训教程推荐