同志们，CAE封装画出来的封装，掉出到原理图时，要么太大了，要么太小了，拿不准。
时间：10-02
整理：3721RD
点击：
拉孤也是，拉不到想要的那种，谢谢了
设置下栅格即可...
栅格。你拿一个非常熟悉的，元件库自带的元件看一下，发现他的引脚间距都是100mil，然后你建封装的时候就根据有多少引脚来调整大小
对, 栅格一定要, 不然做出来的原理图不美观.