微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > PADS技术问答 > 走线等1长

走线等1长

时间:10-02 整理:3721RD 点击:
在走DDR3的时候,数据组DATA(0-7)和DATA(8-15),DATA(16-23),DATA(24-31),是四组要一起等长吗?还是每组各分各的等长

组内等长 ,误差不超过10mil

各组之间不用等长。自己组内等长10mil就可以了。

各组之间不用等长。自己组内等长10mil就可以了。

谢谢指点

, 为啥呀?

我的板工程师要求是全部做在一起(D0-D15),误差是50mil,请问JIMMY老师这样好不好啊,误差50会不会太大了呢?

为啥呀?之前工程师要求我们做的都是所有的数据线全部等长误差不超过10mil的。

您们的工程师要求50mil是可以的。一般DDR3要求组内等长,比如数据信号线DQ[7:0]以数据选通信号DQS0为参照长度,允许偏差正负50MIL;数据信号线DQ[15:8]以数据选通信号DQS1为参照长度,允许偏差正负50MIL;DQ[23:16]和DQ[31:24]都是如此组内等长。误差50mil是允许范围。

这个要求也是合理的,可能是六层板,为了确保稳定,我们这儿六层板的误差是在5MIL,反正在情况允许的范围内我们做的越精确越好。
如是四层板要求可以放宽,只要按datasheet上要求的误差范围去做就可以了。

顶一下!

明白了,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top